トランザクショナルメモリにおける 排他的および投機的並行性制御

間下 恵介¹ 三宅 翔¹ 山田 遼平¹ 津邑 公暁^{1,a)}

概要:マルチコア環境では、一般的にロックを用いて共有変数へのアクセスを調停する.しかし、ロック には並列性の低下やデッドロックの発生などの問題があるため、これを補完する並行性制御機構としてト ランザクショナルメモリが提案されている.この機構をハードウェア上で実現したハードウェアトランザ クショナルメモリではアクセス競合が発生しない限りトランザクションが投機的に実行される.しかし、 共有変数に対する複合操作が行われるようなトランザクションが並行実行された場合、その際に発生する ストールが無駄となる場合がある.そこで本稿では、このような複合操作を検出し、それに関与するトラ ンザクションを排他実行する手法に加え、同一の共有変数に対してそれ以降変更が行われないと判断した 時点で、他スレッドによる投機的アクセスを許可する手法を提案する.シミュレーションによる評価の結 果、提案手法により16スレッド実行時において最大 67.2%、平均13.9%の性能向上を達成した.

1. はじめに

マルチコア環境において一般的となっている,共有メモ リ型並列プログラミングでは,共有変数へのアクセスを調 停する機構として,広くロックが用いられてきた.しかし ロックを用いた場合,ロック操作のオーバヘッドにともな う並列性の低下や,デッドロックの発生などの問題が起こ りうる.さらに,プログラムごとに適切なロック粒度を設 定するのは困難であるため,この機構はプログラマにとっ て必ずしも利用し易いものではない.

そこで、ロックを用いない並行性制御機構としてトラン ザクショナルメモリ (Transactional Memory: TM) [1] が提案されている. TM は、従来ロックで保護されていた クリティカルセクションをトランザクションとして定義す ることで、共有変数に対するアクセスにおいて競合が発生 しない限り、投機的に実行を進めることができ、ロックを 用いる場合よりも並列性が向上する. なお、TM ではトラ ンザクションが投機的に実行されるため、共有変数に対し て更新がなされる際は、更新前の値を保持しておく必要が ある (バージョン管理). また、トランザクションを実行す るスレッド間において、同一変数に対する競合が発生して いないかを常に検査する必要がある (競合検出). トランザ クショナルメモリのハードウェア実装であるハードウェア

a) tsumura@computer.org

トランザクショナルメモリ (Hardware Transactional Memory: HTM) では,このバージョン管理および競合 検出のための機構をハードウェアで実現することで,トラ ンザクション操作のためのオーバヘッドを軽減している.

さて、上述のHTMでは競合が発生しない限りトランザ クションが投機的に実行される.しかし、Read→Writeの 順序で共有変数にアクセスをする複合操作が行われるよう なトランザクションが並行実行された場合、その際に発生 するストールが完全に無駄となる場合がある.そこで本稿 では、このような同一の共有変数に対する複合操作、すな わち Read→Writeの順序でのアクセスを検出し、それに関 与するトランザクションを排他実行する手法に加え、同一 の共有変数に対してそれ以降変更が行われないと判断した 時点で、他スレッドによる投機的アクセスを許可すること で HTM の全体性能を向上させる手法を提案する.

2. 提案

本章では,既存の HTM における問題点と,それを解決 する提案手法について述べる.

2.1 共有変数に対する複合操作に起因する問題

ー般に,共有変数への Read アクセスは,その後に Write アクセスをともなう場合が多く見られる.具体的には,複 合演算子および複合代入式を用いる複合操作を実現する 場合などがこれにあたる.この複合操作を含むトランザク ションが複数のスレッドによって並行実行されると,それ

名古屋工業大学 Nagoya Institute of Technology, Nagoya, Aichi, 466-8555, Japan





図1 共有変数への複合操作に起因する Futile Stall

らのスレッドの Read アクセスが許可されたとしても,その後に実行される Write アクセスにより結局競合が発生し,これが HTM の性能低下を引き起こす可能性がある.

図1は、上述した共有変数に対する複合操作を含むトラ ンザクション Tx.X を. 2 つのスレッド thr.1 および thr.2 が並行実行する様子を示している。まず、双方のスレッ ドが共有変数のアドレスである A に対して load A を実 行した後, thr.2 が store A を実行しようとした際に, 競 合が検出される. ここで LogTM[2] に代表される, Eager **Conflict Detection** 方式を採用する HTM では一般に, 競合を発生させた thr.2 が Nack の受信にともない, 自身の 実行する Tx.X をストールする (時刻 t1). その後, thr.1 が store A を実行しようとする際 (t2), thr.2 は既に当該 アドレスにアクセス済であるため競合を検出し, thr.1 へ Nack を返信する. この時, thr.1 は自身よりも早くトラン ザクションを開始したスレッドから Nack を受信するため、 Tx.X をアボートすることになる (t3). このアボートによ り, thr.2 は Tx.X を再開できるが, この間に thr.1 の実行 は一切進行しておらず. thr.2 のストールは完全に無駄で あったことになる.このように、結果的にアボートされて しまうようなトランザクションとの競合により発生する無 駄なストールは Futile Stall[3] と呼ばれ. HTM のスルー プットを低下させる大きな要因となっている.

2.2 複合操作の排他実行手法と提案手法の着眼点

前節で述べた Futile Stall が発生する要因として,ある共 有変数に対して Read→Write の順でアクセスするスレッド が複数存在する場合に,それらのスレッドが共に Read の みを完了した状態となってしまうことが挙げられる.そこ で他スレッドが当該アドレスに Read アクセス済みであっ た場合,この Read アクセスを待機させることで,共有変 数に対する複合操作を排他実行する手法を我々は提案して



図2 共有変数に対する複合操作の排他実行

きた [4][5]. この手法ではまず, Read→Write の順序でア クセスされる共有変数に対する Read を実行する際に, 他 のスレッドが当該アドレスに Read アクセス済みであるか 否かをチェックする. そして, 他スレッドが当該アドレス に Read アクセス済みであった場合, この Read アクセス を即座には許可せず Nack を返信して待機させる.

ここで図2に、共有変数に対する複合操作の排他実行手 法を用いた場合の動作を示す.この例では、3つのスレッ ド thr.1~3 がそれぞれ、共有変数に対する複合操作、つま り共有変数に対する Read→Write の順序でのアクセスを 含む同一のトランザクション Tx.X を投機実行している. まず, thr.2 が共有変数のアドレスである A に対して load A を実行した後, thr.1 と thr.3 が同様に load A の実行を 試みたとする(時刻 t1, t2). この際に, thr.1 と thr.3 は Read アクセスのためのリクエストを送信するが、この時 点で thr.2 が既にアドレス A に Read アクセス済みである ため、thr.1とthr.3のそれぞれに対して Nack が返信され る. この Nack の受信により (t3, t4), thr.1 と thr.3 の アドレス A に対する Read アクセスの実行が待機させられ る. そのため. thr.2 はアドレスAに Write アクセスを試 みたとしても, これらのスレッドと競合することなく Tx.X の実行を進めることが可能となる.これにより、図1で示 した Futile Stall による無駄な待機時間が削減される。そ の後, thr.2 が Tx.X をコミットすると, 待機中であった thr.1 のアドレス A に対する Read アクセスの実行が許可 される (t5). 一方 thr.3 は, thr.1 からの Nack により先 程と同様に実行を待機することとなる.続けて, thr.1 が Tx.Xをコミットすると, thr.3の Read アクセスが許可さ れる (t7). この手法では、このように Read→Write の順 序でのアクセスにおける Read リクエストの時点で Nack



図3 投機的な実行による高速化

を送信することで,共有変数に対する複合操作の排他実行 を実現する.

しかし、この手法では、同一の共有変数に対する Read→Writeの順序でのアクセスをしたスレッドが当該ト ランザクションをコミットするまで、他のスレッドによる 当該変数へのアクセスは許可されない.ここで、一般的な プログラムで実行されるトランザクションには、トランザ クション内での最後の write アクセスからコミットまでに、 一定の処理を含むものがある.そのため、あるスレッドが 同一の共有変数に対してそれ以降変更を行わない場合、他 スレッドが当該変数に投機的にアクセスしたとしても、結 果として一貫性が保たれる可能性がある.この点から、こ の排他実行手法にはさらなる高速化の余地があると考えら れる.

2.3 投機的アクセスの許可による高速化

本稿では、2.2 節で述べた排他実行手法のさらなる高速 化を実現するために、トランザクション内で同一の共有変 数に対する Read→Write の順序でのアクセスが完了した 時点で、当該トランザクションのコミットに先立って他ス レッドによるアクセスを投機的に許可する手法を提案する.

ここで図 3 に提案手法を用いた場合の動作を示す. こ の例では,提案手法を適用し2つのスレッド thr.1 および thr.2 が図 2 と同様のトランザクションを同様のタイミン グで並列実行している.まず, thr.2 が load A を実行し, A に対して Read アクセス済みとなった後, thr.1 が load A の実行を試みたとする (時刻 t1).この時, thr.1 は thr.2 へ A に対するアクセスリクエストを送信するが,この時点 で A は thr.2 により Read アクセス済みであるため, thr.2 は thr.1 に対して Wait リクエストを送信し, thr.1 のア クセスを待機させる (t2).その後, thr.2 が store A を実 行したとすると, thr.2 はこれ以降に Tx.X 内で A にアク セスしないため, A に対する投機的アクセスを許可するこ とが可能となり, thr.2 は thr.1 に対して Ack を送信し, thr.1 のアクセスを許可する (t3).これにより, thr.2 のコ ミットに先行して, thr.1 が A に投機的にアクセスできる. なお, このように thr.2 が thr.1 の投機的アクセスを許可 したことで, thr.2 の実行する Tx.X 内で更新された値を 用いて thr.1 が Tx.X の処理を進めることになる. そのた め, thr.2 は thr.1 よりも先に Tx.X をコミットする必要が ある. したがって, thr.2 は Tx.X をコミットした際, 投 機的アクセスを許可した thr.1 に対して Committed メッ セージを送信し, 自身が Tx.X をコミットしたことを伝え る (t4). 以上のように動作することで, 投機的アクセスの 許可により 2.2 章で述べた手法のさらなる高速化を図る. なお, Wait リクエストおよび Committed メッセージはコ ヒーレンスプロトコルを拡張することで新たに定義する.

3. 実装

本章では2章で述べた提案手法を実現するための実装方 法と、その動作モデルについて述べる.

3.1 追加ハードウェア

提案手法を実現するために,各コアのL1 キャッシュ内 のキャッシュラインに以下のフィールドを追加する.

Combined-Control bit $(C \nvDash \flat h)$:

当該キャッシュラインが Read→Write の順序でアク セスされたか否かを示すビット. 排他実行手法 [5] に おいても用いている.

Lock bit $(L \lor \lor \lor)$:

当該ライン上のアドレスに対応する共有変数に対す る, Read→Write の順序でのアクセスを含むトランザ クションにおいて, Read アクセスから Write アクセ スまでの処理区間を排他的に実行中であるか否かを示 すビット.

なおこの手法では、トランザクション内で Read→Write の順序でアクセスされる共有変数に対して、各スレッドは 自身が Write アクセスを完了したか否かを判断する必要が ある. この判断のために、Read→Writeの順序でアクセス される変数のアドレス、そのようなアクセスを含むトラン ザクションの ID, そして Write アクセスが実行される時 点におけるプログラムカウンタの値を記憶する機構が必 要となる、さらに、待機スレッドに対するアクセス許可や トランザクションのコミット順序の制御を行うために、各 スレッドが動作するコアの番号を記憶する機構が必要と なる、そこで、それらの情報を記憶するための2つの表 を各コアに追加する. この2つの表をそれぞれ Address List(A-List), Dependence Table(D-Table) と呼ぶ. Address List は Read→Write の順序でアクセスされる共有 変数のアドレスを記憶する.また,Dependence Table は 以下の4つのフィールドから構成される.

Prev-Core(**Prev**):

Address List に記憶したアドレスに対する投機的アク

IPSJ SIG Technical Report



図 4 Read→Write の順序でアクセスされるアドレスを記憶する 動作

セスを自身に許可したコアの番号

Next-Core(Next):

Address List に記憶したアドレスに対する投機的アク セスを自身が許可すべきコアの番号

Target-TxID(TxID):

Address List に記憶したアドレスに対する Read→Writeの順序でのアクセスを含むトランザク ションの ID

Target-PC(PC):

Address List に記憶したアドレスに対する Read→Writeの順序でのアクセスを含むトランザク ション内で, Write アクセスが実行される時点における PC の値

なお実行するプログラムによっては、ある共有変数が複数のトランザクション内で Read→Write の順序でアクセスされる可能性がある。そのため、Dependence Table はそれぞれの共有変数アドレスに対して複数の Target-TxID および Target-PC を記憶できるように構成する。

3.2 動作モデル

本節では, 追加ハードウェアを用いた提案手法の具体的 な動作モデルについて述べる.

3.2.1 Read→Writeの順序でアクセスされるアドレスの記憶

本項では、Read→Writeの順序でアクセスされるアドレ スに対応する C ビットがセットされるとともに、そのア ドレスが Address List に記憶されるまでの動作について、 図 4 の動作例を用いて説明する.この例では、共有変数の アドレス A に対する Read→Write の順序でのアクセスを 含むトランザクション Tx.X を、2 つのスレッド thr.1 お よび thr.2 が並行実行している.また、Dependence Table に記憶される Target-TxID および Target-PC は 1 組であ



図5 Wait リクエストによってアクセスを待機させる動作

ると仮定している.

この例において、まず各スレッドが load A を実行した 後, thr.2 が store A の実行を試みたとすると, thr.1 は この時点で既にAに対して Read アクセス済みであること から競合を検出する(時刻 t1). この競合により, thr.1 か ら Nack が返信されるため、thr.2 は Tx.X をストールさ せる. 続いて, thr.1 が store A の実行を試み, A に対す るアクセスリクエスト Req.A を送信したとすると, thr.2 は競合を検出し, thr.1 に Nack を返信する (t2). ここ で、これらのスレッド間でデッドロックが発生してしまう ため, thr.1 が Tx.X をアボートする (t3). この時, A が Read→Writeの順序でアクセスされたか否かをチェックす るために、*thr.1*はAに対応するRビットを参照する.図4 の例では, Core.1 における L1 キャッシュ上の A に対応す る R ビットが既にセット済みであることから, thr.1 は A が Read→Write の順序でアクセスされるアドレスである ことが分かる. そのため, thr.1 は A に対応する C ビット をセットするとともに、アドレスAを Address List に格納 する (t3'). さらに, この時 thr.1 は自身が試みた store Aの実行地点を、Aに対する Read→Write の順序でのアク セスが完了する地点であると判断し、この時点におけるプ ログラムカウンタの値および現在実行しているトランザク ションの ID である 'X' を Dependence Table に格納する. これにより, 以後 thr.1 は再度 Tx.X を実行した際に, A に対する Write アクセスの実行を完了したか否かを判断で きる. その後. thr.1 は A に関する C-bit, A-List および Dependence Table の値を, Info.メッセージによって thr.2 に伝える (t4). なお, この Info. メッセージはコヒーレン スプロトコルを拡張することで新たに定義する.

3.2.2 依存関係情報の利用による投機的な実行の実現

3.2.1 項で述べた動作により記憶した情報を利用し, Read→Writeの順序でアクセスされるアドレスに対する投 機的なアクセスを許可する動作例を図 5, 図 6 および図 7



図6 待機スレッドの投機的アクセスを許可する動作



図7 トランザクションのコミット順序を制御する動作

に示す. これらの例では,共有変数のアドレスAに対する Read→Writeの順序でのアクセスを含むトランザクション $Tx.X \ e, 2 \ oo \ x \ v \ i \ thr.1$ および thr.2 が並行実行し ている. また,各コアのL1キャッシュ上のAに対応する Cビットが既にセットされており,さらに2つの表にアド レス 'A',トランザクション ID 'X' およびプログラムカ ウンタの値 '0xf80' が格納されているとする.

この状態でまず,図5に示すように,thr.2がload A の実行を試みたとする.この時,Cビットのセットされて いるAにReadアクセスしたthr.2は,自身がAに対する Read→Writeの順序でのアクセスを含む処理のうち,その ReadアクセスからWriteアクセスまでの処理区間を排他 的に実行中であると判断し,Aに対応するLビットをセッ トする(時刻 t1).その後,thr.1が同様にload Aの実行 を試み,Aに対するアクセスリクエスト Req.Aをthr.2へ 送信したとする.このReq.Aを受信したthr.2は,Aに対 応するCビットとLビットを参照する.この時,これらの ビットがセット済みであることから,thr.2はthr.1のアク セスを待機させる必要があると判断する.そのため,thr.2 は *thr.1* に *Wait* リクエストを送信し, *thr.1* の A に対す る Read アクセスを待機させる (t2). また, 同時に *thr.2* は, *thr.1* のアクセスを後に許可できるようにするために, *thr.1* が動作しているコア番号を取得し, この値である 1 を Dependence Table の Next-Core に格納する.

ここで、この例において、C ビットおよび L ビットが共 にセット済みであるAに thr.2 が store A を試みたとす る (図 6. 時刻 t4). この時. *thr.2* は Read→Write の順 序でアクセスされる A に対する Write アクセスを完了した か否かを確認するために、Dependence Table を参照する. そして. thr.2 は自身が実行しているトランザクションの ID およびこの時点におけるプログラムカウンタの値を、 Dependence Tableの Target-TxID および Target-PC に格 納されている値と比較する.この時、これらの値が一致し たとすると、thr.2 はAに対するWrite アクセスを完了し たと判断し、Aに対応するLビットをクリアする、これに より, thr.1 が待機している A に対する投機的アクセスを, thr.2 が許可できるようになるため, thr.2 は Dependence Table の Next-Core に格納されているコア番号を参照する (t4'). その結果, thr.2 はコア番号1を取得することにな るため, Core.1 において Read アクセスを待機している *thr.1* に Ack を送信する. この Ack を受信した thr.1 は. A に対する Read アクセスが thr.2 により許可されたと判断 し、待機していた Read アクセスを投機的に実行する (t5). なお, このように thr.2 が thr.1 の投機的アクセスを許可 したことで, thr.2 の実行する Tx.X 内で更新された値を用 いて thr.1 が Tx.X の処理を進めることになる. そのため, thr.2 は thr.1 よりも先に Tx.X をコミットしなければなら ない、というトランザクションのコミット順序に関する制 約が発生する.このコミット順序を制御するために、thr.1 は thr.2 が動作しているコア番号を取得し、この値である 2を Dependence Table の Prev-Core に格納する (t5').

その後,各スレッドの処理が進み, thr.1 が Tx.X のコ ミットに到達した際 (図 7, 時刻 t6), thr.1 は Dependence Table の Prev-Core に格納されているコア番号を参照する. その結果、コア番号2が取得されるため、Core.2上で動作 する thr.2 が実行トランザクションをコミットするまで, thr.1 は Tx.X のコミットを待機する. その後, thr.2 が Tx.Xのコミットした際 (t7), thr.2 は Dependence Table の Next-Core に格納されているコア番号を参照する. そ の結果, thr.2 はコア番号1を取得するため, Tx.X をコ ミットしたことを Core.1 に伝える必要があると判断し, Core.1 に Committed メッセージを送信するとともに, Dependence Table の Next-Core に格納されているコア番号 をクリアする (t7'). この Committed メッセージを受信し た thr.1 は, thr.2 の実行する Tx.X がコミットされたと判 断し, Dependence Table の Prev-Core に格納されている コア番号をクリアするとともに, 自身の Tx.X をコミット

する (t8).

4. 関連研究

競合の発生を抑制するという観点から行われた研究とし て、Yooら [6] は HTM に Adaptive Transaction Scheduling と呼ばれる方式を適用することで、競合の頻発によって並 列性が著しく低下するアプリケーションの実行を高速化す る手法を提案している.一方で、Geoffrey ら [7] は複数の トランザクション内でアクセスされるアドレスの局所性を similarity と定義し、これが一定の閾値を超えた場合に、当 該トランザクションを逐次実行する手法を提案している. また、Akpinar ら [8] は HTM の性能を低下させるような競 合パターンに対する、様々な競合解決手法を提案している.

また Bobba ら [3] は、本研究と同様に共有変数に対す るアクセス順序に着目し, Store Predictor という機構を 用いたスケジューリング手法を提案している. この Store Predictor とは、実行プログラム中で一度でも Read→Write の順序でアクセスされたアドレスを記憶しておくための機 構である. Bobba らの手法では、各スレッドがこの機構に 記憶されたアドレスに Read アクセスを試みる際に,他のス レッドに対して Read アクセスリクエストではなく,Write アクセスリクエストを送信する. これにより, 既に当該ア ドレスに Read アクセス済みである他のスレッドは Write after Read 競合を検出して Nack を返信するため、複数の スレッドが Read アクセスのみを完了した状態となってし まうことを防ぎ, Futile Stall を抑制できる. しかし, この 手法で用いる Store Predictor には、実行プログラム中で 一度でも Read→Write の順序でアクセスされた変数のア ドレスが全て記憶される. そのため, 条件分岐などにより 必ずしも Read→Write の順序でアクセスされるとは限ら ないアドレスに対しても、この手法の動作が適用されてし まい,実行するプログラムによっては大幅な性能低下に繋 がってしまう可能性がある.

このように, Bobbaらの手法は本研究と着眼点が共通しているため,後述する5章で提案手法との比較評価を行う.

5. 性能評価

本章では,提案手法の速度性能をシミュレーションにより評価し,考察を行う.

5.1 評価環境

これまで述べた提案手法を,HTM の研究で広く用い られている LogTM[2] に実装し,シミュレーションによ る評価を行った.評価には Simics[9] 3.0.31 と GEMS[10] 2.1.1 の組合せを用いた. Simics は機能シミュレーション を行うフルシステムシミュレータであり,また GEMS は メモリシステムの詳細なタイミングシミュレーションを担 う.プロセッサ構成は 32 コアの SPARC V9 とし,OS は

表 1	シミ	ュレー	- タ諸テ
-----	----	-----	-------

Processor	SPARC V9			
#cores	32 cores			
clock	1 GHz			
issue width	single			
issue order	in-order			
non-memory IPC	1			
D1 cache	32 KBytes			
ways	4 ways			
latency	1 cycle			
D2 cache	8 MBytes			
ways	8 ways			
latency	20 cycles			
Memory	8 GBytes			
latency	450 cycles			
Interconnect network latency	14 cycles			

Solaris 10 とした. **表 1** に詳細なシミュレーション環境を 示す. 評価対象のプログラムとしては GEMS microbench, SPLASH-2[11], および STAMP[12] から計 12 個を使用し, 各ベンチマークプログラムを 16 スレッドで実行した.

5.2 評価結果

評価結果を図 8. および表 2 に示す. 図 8 では, 各ベン チマークプログラムの評価結果をそれぞれ 4 本のバーで表 しており, 左から順に,

- **(B)** 既存の LogTM (ベースライン)
- (R) Store Predictor を用いる既存手法
- (E) 同一の共有変数に対する Read→Write の順序でのア クセスを含む処理を排他実行するモデル
- (P) 同一の共有変数に対する Read→Write の順序でのア クセスが完了した時点で,投機的アクセスを許可する 提案モデル

の実行サイクル数の平均を表しており,モデル(B)の実行 サイクル数を1として正規化している.なお,フルシステ ムシミュレータ上でマルチスレッドによる動作シミュレー ションを行う際には、性能のばらつきを考慮する必要があ る[13].したがって,各対象につき試行を10回繰り返し, 得られた結果から95%の信頼区間を求めた.信頼区間は図 中にエラーバーで示す.なお、4章でも述べたように、参 考モデル(R)で用いる Store Predictor には Read→Write の順序でアクセスされるアドレスが記憶される.本評価で は、この参考モデル(R)の理想的な性能を評価するため に、ベンチマークプログラム中で出現する,Read→Write の順序でアクセスされる全てのアドレスを Store Predictor に記憶できる状況における、参考モデル(R)の性能を評価 した.

図中の凡例はサイクル数の内訳を示しており、Non_trans はトランザクション外の実行サイクル数、Good_trans はコミットされたトランザクションの実行サイクル数、



図8 各プログラムにおけるサイクル数比

表2 各ベンチマークプログラムにおけるサイクル削減率

	GEMS	SPLASH-2	STAMP	All
(E) 平均	28.4%	9.4%	3.0%	13.6%
最大	72.3%	25.7%	7.5%	72.3%
(P) 平均	28.6%	10.4%	2.7%	13.9%
最大	67.2%	23.1%	6.4%	67.2%

Bad_trans はアボートされたトランザクションの実行サイ クル数, Aborting はアボート処理に要したサイクル数, Backoff はバックオフに要したサイクル数, Stall はストー ルに要したサイクル数, Barrier はバリア同期に要したサ イクル数, MagicWaiting は参考モデルで追加した待機処 理に要したサイクル数をそれぞれ示している.

まず,図8に示す評価結果のグラフを見てみると,Btree において参考モデル(R)の性能が大幅に低下しているこ とが見てとれる.さらに,ほぼ全てのプログラムで(E)お よび(P)は既存モデル(B)と比較して,大幅に性能向上し ていることが分かる.このことから,これらのモデルでは Futile Stall とそれに起因するアボートを十分に抑制できる ことが確認できた.ここで,(E)および(P)の性能向上率 をまとめると,(E)は既存モデル(B)に対して最大72.3%, 平均13.6%の性能向上を達成できており,提案モデル(P) は既存モデル(B)に対して最大67.2%,平均13.9%の性能 向上を達成できた.

5.3 考察

まず (E) と提案モデル (P) を比較すると, Prioque およ び Radiosity において提案モデル (P) の方が (E) よりも性



図 9 デッドロックの誤検出によるアボート

能向上している. この理由として, これらのプログラムで は(E)においてデッドロックの誤検出によるアボートが頻 繁に発生していたことが挙げられる. ここで, そのような 問題が発生してしまう例を, 図 9(a)に示す. この例では, トランザクション Tx.P, Tx.Q および Tx.R を, 3つのス レッド thr.1~thr.3 がそれぞれ実行している. はじめに, thr.2 が自身よりもトランザクション開始時刻の早い thr.3 に対して Nack を返信した際に, possible_cycle フラグが セットされる (時刻 t1). この possible_cycle フラグは各コ アが他のスレッドで実行中のトランザクションをストール させている場合にセットするフラグであり, デッドロック の検出に用いられる. その後, thr.2 は load A の実行を試 みるが (t2), この時点では既に thr.1 が load A を実行し ているため, thr.1 は (E) の動作に従って thr.2 に Nack を



図 10 デッドロック状態を回避するための例外処理に起因するア ボート

返信する. この時, *thr.2* は possible_cycle フラグ をセッ トした状態で, 自身よりも早くトランザクションを開始し た *thr.1* から *Nack* を受信することでデッドロックが発生 したと誤検出し, *Tx.Q* をアボートしてしまう (t3). これ に対し, 同様の状況で提案モデル (P) の動作を適用した例 を図 9(b) に示す. この例では, 時刻 t3 において *thr.2* が *thr.1* から *Nack* ではなく *Wait* リクエストを受信すること でデッドロックの誤検出による *thr.2* のアボートを防ぐこ とができ, さらに *thr.1* が *thr.2* の投機的アクセスを許可 できる. Prioque と Radiosity では, 上述したような動作 が頻繁に発生したため, 提案モデル (P) が (E) よりも高い 性能を達成できたと考えられる.

続いて, Btree, Contention, Deque, Raytrace および Kmeans+の4つのプログラムでは、(E)の方が提案モデル (P)よりも性能向上している.この理由として,これらの プログラムでは提案モデル (P) の例外処理である、デッド ロック状態を回避するためのアボートが頻繁に発生してい たことが挙げられる、ここで、そのような問題が発生して しまう例を図 10 に示す. この例では、トランザクション Tx.J および Tx.K を、2 つのスレッド thr.1 および thr.2 がそれぞれ実行しており, thr.1 が thr.2 によって load A の実行を投機的に許可された後に(時刻 t1), thr.1 が thr.2 よりも早くトランザクションのコミットに到達すること で thr.2 のコミットを待ち続けている (t2). このような 状況で, thr.2 が store Bの実行を試みたとすると, この 時点では既に thr.1 が load B を実行済みであることから, *thr.1*は *thr.2*に対して *Nack* を返信する. この *Nack* によ り、これらのスレッド間でデッドロック状態が発生するた め. thr.2 は例外処理として thr.1 に対してアボートリクエ ストを送信し, thr.1 の Tx.J を結果としてアボートさせて

しまう (t3). 提案モデル (P) では, 上記のような動作に起 因するアボートの繰り返しによって, (E) よりも性能が低 下してしまったと考えられる. したがって, 今後はプログ ラムごとにアクセスパターンを詳細に調査し, 投機的アク セスの許可対象とする変数をより適切に決定できる枠組み を検討する必要がある.

5.4 ハードウェアコストとアクセスオーバヘッド

本節では,提案手法を実現するために追加したハード ウェアの実装コストとそのアクセスオーバヘッドについて 述べる.

5.4.1 ハードウェアコスト

提案手法では C ビット, L ビットと Address List およ び Dependence Table の2つの表が追加される. このうち, Address List と Dependence Table には、各トランザクショ ンで Futile Stall とそれに起因するアボートが引き起こさ れたアドレスを全て記憶できるだけのエントリ数が必要 となる. さらに, Dependence Table には, ある共有変数 に対する複合操作が含まれているトランザクションの最 大数だけ, Target-TxID と Target-PC を記憶するフィール ドが必要となる. そこで, 各プログラムに提案手法の動作 を適用した際に、上述したエントリ数とトランザクション 数がどの程度になるのかを調査した. その結果, Address List は 10 行のエントリ、そして Dependence Table は 10 行のエントリおよび3組の Target-TxID と Target-PC を 記憶するフィールドがあれば、今回評価に用いたプログ ラムでは情報を全て記憶できることが分かった.ここで、 Address List の1つのエントリで必要となる記憶容量は、 1つの Target-Address に対して 64bits である. 一方, Dependence Tableの1つのエントリで必要となる記憶容量は Prev-Core, Next-Core, Target-TxID, Target-PC に対して それぞれ 4bits, 4bits, 4bits, 64bits である. なお, Address List は格納されているアドレスを高速に検索する必要があ るため CAM で構成する. これに対し, Dependence Table の各エントリは Address List の各エントリと一対一に対 応しており、Address List のインデクスを用いて高速に 検索が行うことができるため RAM で構成する. つまり, Address List は1行あたり 64bits の幅を持つエントリが 10 行ある CAM で構成でき, Dependence Table は1行あ たり 4bits + 4bits + (4bits + 64bits) $\times 3 = 212$ bits の幅を 持つエントリが 10 行ある RAM で構成できる. また, こ の提案手法ではL1キャッシュラインに対してCビットと Lビットを追加するため、1 ラインあたり 2bits のフィール ドが必要となる、したがって、提案手法を実装するために 必要となるハードウェアコストは、16スレッドを実行可能 な 16 コア構成のプロセッサにおいて約 6KBytes となり, 1コアあたり約 350Bytes となる. この 350Bytes という数 値は1コアあたりのL1キャッシュサイズである 32KBytes の約1%と十分に小さいものである.

5.4.2 アクセスオーバヘッド

本項では、提案モデル(P)で追加した2つの表のアクセ スオーバヘッドが性能に及ぼす影響について述べる.ま ず、2つの表のアクセスオーバヘッドはそれぞれの表を参 照した総回数 C, そして参照時のレイテンシ T を用いて, $C \times T$ として概算する. なお, 5.4.1 項でも述べたとおり, Address List は 10 行のエントリを持つ CAM で構成され るため、この表を一般的な TLB と同じ 1 cycle のレイテン シで参照できると仮定する.一方, Dependence Table は 212bits の幅を持つエントリが 10 行ある RAM で構成され る. この Dependence Table の各エントリを参照する際に は、Address List のインデクスから対象のエントリを検索す るのに 1 cycle が, そして Dependence Table の各フィール ドに対するマスク操作と比較操作にそれぞれ 1cycle が必要 となると仮定する. また. Dependence Table には3組のト ランザクション ID とプログラムカウンタの値が格納されて いることから、各フィールドに対するマスク操作と比較操作 が最大で3回行われることになる. したがって Dependence Table は、最大で 1cycle + (1cycle + 1cycle) × 3 = 7cycles のレイテンシで参照できる.この概算したレイテンシと アクセス回数から、2つの表のアクセスオーバヘッドが各 ベンチマークプログラムの総実行サイクル数に占める割 合を算出したところ、その割合が最大となる Prioque でも 0.89%となり、非常に小さなものであることが確認できた. なお、このオーバヘッドは2つの表の構成や動作アルゴリ ズム次第でさらに小さなものにできると考えられる.

6. おわりに

本稿では、共有変数に対してそれ以降変更が行われない と判断した時点で他スレッドによる投機的アクセスを許可 する手法を提案した.提案手法では、各スレッドが実行ト ランザクション内で同一変数に対する Read→Write の順序 でのアクセスを完了した時点で、その変数への変更が完了 したと判断し、当該トランザクションのコミットに先立っ て他のスレッドによる当該変数への投機的なアクセスを許 可することで、HTM のさらなる高速化を目指した.

提案手法の有効性を確認するために,既存のHTMを拡 張し,GEMS microbench,SPLASH-2およびSTAMPを 用いてシミュレーションによる評価を行った.評価の結 果,提案手法は既存のHTMと比較して,16スレッド実行 時で最大 67.2%,平均13.9%の高速化を達成でき,複合操 作の排他実行を行う手法と比較しても高速化を達成できる プログラムがあることを確認した.また,提案手法を実現 するために必要な追加ハードウェアのコストを概算したと ころ約 6KBytes となり,少量であることを確認した.

しかし提案手法では、同一変数に対する Read→Write の 順序でのアクセスの後にさらに当該変数に対するアクセス を含むようなトランザクションが実行された場合,投機的 アクセスの許可に起因するメモリー貫性の欠如した状態の 発生を防ぐための例外処理が行われる.これにより,トラ ンザクションがコミットされるまで他のスレッドが当該変 数にアクセスできず,待機処理が増大してしまう可能性が ある.したがって,今後はベンチマークプログラムごとに アクセスパターンを詳細に調査し,同一の共有変数に対す る Read→Write の順序でのアクセスが完了する地点をよ り厳密に記憶できる枠組みを検討する必要がある.

参考文献

- Herlihy, M. and Moss, J. E. B.: Transactional Memory: Architectural Support for Lock-Free Data Structures, *Proc. 20th Annual Int'l Symp. on Computer Architecture*, pp. 289–300 (1993).
- [2] Moore, K. E., Bobba, J., Moravan, M. J., Hill, M. D. and Wood, D. A.: LogTM: Log-based Transactional Memory, Proc. 12th Int'l Symp. on High-Performance Computer Architecture, pp. 254–265 (2006).
- [3] Bobba, J., Moore, K. E., Volos, H., Yen, L., Hill, M. D., Swift, M. M. and Wood, D. A.: Performance Pathologies in Hardware Transactional Memory, *Proc. 34th Annual Int'l Symp. on Computer Architecture (ISCA'07)*, pp. 81–91 (2007).
- [4] 橋本高志良,堀場匠一朗,江藤正通,津邑公暁,松尾啓志:Read-after-Readアクセスの制御によるハードウェアトランザクショナルメモリの高速化,情報処理学会論文誌コンピューティングシステム (ACS44), Vol. 6, No. 4, pp. 58–71 (2013).
- [5] 橋本高志良,井出源基,山田遼平,堀場匠一朗,津邑公暁: 共有変数に対する複合操作を排他実行するハードウェアト ランザクショナルメモリの高速化, 情処研報 (ARC200), Vol. 2014-ARC-208, No. 22, pp. 1–8 (2014).
- [6] Yoo, R. M. and Lee, H.-H. S.: Adaptive Transaction Scheduling for Transactional Memory Systems, Proc. 20th Annual Symp. on Parallelism in Algorithms and Architectures (SPAA'08), pp. 169–178 (2008).
- [7] Blake, G., Dreslinski, R. G. and Mudge, T.: Bloom Filter Guided Transaction Scheduling, Proc. 17th International Conference on High-Performance Computer Architecture (HPCA-17 2011), pp. 75–86 (2011).
- [8] Akpinar, E., Tomić, S., Cristal, A., Unsal, O. and Valero, M.: A Comprehensive Study of Conflict Resolution Policies in Hardware Transactional Memory, Proc. 6th ACM SIGPLAN Workshop on Transactional Computing (TRANSACT'11) (2011).
- [9] Magnusson, P. S., Christensson, M., Eskilson, J., Forsgren, D., Hållberg, G., Högberg, J., Larsson, F., Moestedt, A. and Werner, B.: Simics: A Full System Simulation Platform, *Computer*, Vol. 35, No. 2, pp. 50–58 (2002).
- [10] Martin, M. M. K., Sorin, D. J., Beckmann, B. M., Marty, M. R., Xu, M., Alameldeen, A. R., Moore, K. E., Hill, M. D. and Wood., D. A.: Multifacet's General Execution-driven Multiprocessor Simulator (GEMS) Toolset, ACM SIGARCH Computer Architecture News, Vol. 33, No. 4, pp. 92–99 (2005).
- [11] Woo, S. C., Ohara, M., Torrie, E., Singh, J. P. and Gupta, A.: The SPLASH-2 Programs: Characterization and Methodological Considerations, *Proc. 22nd Annual Int'l. Symp. on Computer Architecture (ISCA'95)*, pp.

24-36 (1995).

- [12] Minh, C. C., Chung, J., Kozyrakis, C. and Olukotun, K.: STAMP: Stanford Transactional Applications for Multi-Processing, Proc. IEEE Int'l Symp. on Workload Characterization (IISWC'08) (2008).
- [13] Alameldeen, A. R. and Wood, D. A.: Variability in Architectural Simulations of Multi-Threaded Workloads, *Proc. 9th Int'l Symp. on High-Performance Computer Architecture (HPCA'03)*, pp. 7–18 (2003).