## 修士論文

## 排他的および投機的実行による トランザクショナルメモリの高速化

# Exclusive and Speculative Control for Compound Operations on Transactional Memory

指導教員	津邑	公暁	准教授
	松尾	啓志	教授

名古屋工業大学大学院 工学研究科 修士課程 創成シミュレーション工学専攻 平成 25 年度入学 25413558 番

橋本 高志良

平成27年2月4日

**排他的および投機的実行によるトランザクショナルメモリの高速化** 橋本 高志良

#### 内容梗概

マルチコア環境における並列プログラミングでは、共有リソースに対するメモリア クセスを調停する必要があり、その調停を行う機構として一般的にロックが用いられて きた、しかし、ロック操作にともなうオーバヘッドやデッドロックの発生に起因する並 列性の低下、また適切なロック粒度を設定することが困難であるなどの多くの問題が あるため、ロックはプログラマにとって必ずしも利用しやすい機構ではない、そこで、 ロックを使用しない並行性制御機構としてトランザクショナルメモリ(Transactional Memory: TM)が提案されている. TM は、トランザクションとして定義した一連の命 令列を投機的に実行することで、ロックを用いる場合よりも高い並列性を実現できる. このTMをハードウェア上に実現したものをハードウェアトランザクショナルメモ リ (Hardware Transactional Memory: HTM) と呼ぶ. HTM では, 各キャッシュライ ンに対して Read ビットおよび Write ビットという. トランザクション内で発生した Read アクセスおよび Write アクセスの有無を記憶するフィールドが追加されている. そして、各スレッドがキャッシュの一貫性を保つための要求を受け取った際にこれらの ビットを参照することで、メモリアクセス競合を検査する、競合が発生した場合、こ れを検出したスレッドは、競合相手のスレッドがトランザクションの実行を終了する まで、自身の実行するトランザクションを一時的に停止させる。これをストールとい う、ここで、複数のスレッドが実行トランザクションをストールさせた場合、デッド ロック状態に陥ってしまう可能性がある.このデッドロック状態を回避するために、い ずれかのトランザクションの途中結果が破棄される.これをアボートという.一方で. トランザクションの終了まで競合が発生しなかった場合は、トランザクション内で更 新された値がメモリ上に反映される.これをコミットという.

さて、一般に共有変数に対する Read アクセスは、その後に Write アクセスをともな う場合が多く見られる.具体的には、複合演算子や複合代入式を用いる複合操作など がこれにあたる.HTM において、そのようなアクセスを含むトランザクションを複 数のスレッドが並列に実行し、それらのスレッドが当該変数に対する Read アクセス のみを完了した状態となった場合、その後の Write アクセスにより結果として競合が 発生してしまう.この競合により、お互いのトランザクションをストールさせること で、いずれかのスレッドがトランザクションをアボートすることになる.この時、ト ランザクションをアボートしたスレッドの処理は一切進行していないことになるため, 当該スレッドと競合していたスレッドのストールは完全に無駄となってしまう.この ようなストールは Futile Stall と呼ばれ,これに起因するアボートとともに HTM の全 体性能を著しく低下させる要因となりうる.そこで本論文では,同一の共有変数に対 する Read, Write の順序でのアクセスを含む処理を排他的に実行する手法を提案する. この手法では,同一変数に対する Read,Write の順序でのアクセスを含むトランザク ションを実行するスレッドが,当該変数に対して Read アクセスした場合,そのスレッ ドは実行トランザクションをコミットするまで,他のスレッドによる当該変数へのア クセスを許可しないようにする.これにより,上述した Futile Stall およびそれに起因 するアボートを抑制し,HTM の全体性能を向上させることを目指す.

ここで、一般的なプログラムで実行されるトランザクションには、同一の共有変数 に対する Read, Write の順序でのアクセスの後に、当該変数に対する再度のアクセス を含まないものがある.このようなトランザクションを複数のスレッドが並列実行す る場合、あるスレッドが同一の共有変数に対する Read, Write の順序でのアクセスを 完了した時点で、他スレッドが当該変数に投機的にアクセスしたとしても、結果とし て一貫性が保たれる可能性がある.そのため、同一の共有変数に対する Read, Write の順序でのアクセスを含む処理を排他実行する手法には、さらなる高速化の余地があ ると考えられる.そこで本論文では、トランザクション内で同一の共有変数に対する Read, Write の順序でのアクセスを完了した時点で、当該トランザクションのコミッ トに先立って他スレッドによる投機的アクセスを許可する手法を併せて提案する.

2つの提案手法の有効性を検証するため,HTMの研究で広く用いられるLogTMを 拡張し,シミュレーションによる評価を行った.評価の対象としてGEMS microbench, SPLASH-2およびSTAMPを用いた結果,1つめの提案手法では既存のLogTMと比較 して16スレッド実行時で最大72.3%,平均13.6%の高速化を達成し,2つめの提案手 法では既存のLogTMと比較して16スレッド実行時で最大67.2%,平均13.9%の高速 化を達成することを確認した. 排他的および投機的実行によるトランザクショナルメモリの高速化

目次

1	はじる	めに	1
<b>2</b>	ハー	ドウェアトランザクショナルメモリ	3
	2.1	基本概念	3
	2.2	データのバージョン管理	5
	2.3	競合の検出と解決	7
	2.4	共有変数に対する複合操作に起因する問題	12
3	関連	研究	14
4	排他的	的実行による高速化	16
	4.1	同一変数に対する Read,Write アクセスを含む処理の排他実行	16
	4.2	追加ハードウェアと動作モデル	17
		4.2.1 拡張ハードウェア構成	17
		4.2.2 Cビットのセット方法	18
		4.2.3 Cビットの利用による排他的実行の実現	19
		4.2.4 Cビットのクリア方法	21
<b>5</b>	投機的	的実行による高速化	22
	5.1	投機的アクセスの許可による高速化	23
	5.2	追加ハードウェアと動作モデル	26
		5.2.1 拡張ハードウェア構成	26
		5.2.2 Read, Write の順序でアクセスされるアドレスの記憶	28
		5.2.3 依存関係情報の利用による投機的な実行の実現	29
	5.3	トランザクション定義を満たさない場合の例外処理	32
6	評価		36
	6.1	評価環境	36
	6.2	評価結果	37
	6.3	考察	41
		6.3.1 同一変数に対する Read, Write の順序でのアクセスを排他実	
		行するモデル	41

		6.3.2	同一変数に対する Read,Write の順序でのアクセスを完了し	
			た時点で投機的アクセスを許可するモデル	45
	6.4	ハード	ウェアコストとアクセスオーバヘッド	48
		6.4.1	ハードウェアコスト	48
		6.4.2	アクセスオーバヘッド	50
7	おわ	りに		52
	著者	発表論文		54
	参考	文献		55

## 1 はじめに

これまでのプロセッサ高速化技術は、スーパスカラや SIMD のような命令間の並列 性に基づいた多くの高速化手法や、集積回路の微細化による高クロック化の実現によっ て支えられてきた.しかしながら、プログラム中で抽出できる命令レベル並列性には 限界があることや、消費電力や配線遅延の相対的な増大という問題から、単一コアに おける動作クロック周波数の向上も困難となりつつある.この流れを受け、単一チッ プ上に複数のプロセッサコアを搭載したマルチコアプロセッサが広く普及してきてい る.マルチコアプロセッサでは、これまで単一コアで実行していたタスクを複数のプ ロセッサコアがそれぞれ分担して実行することで、単一コアで実行した場合よりもス ループットを向上させることができる.

このようなマルチコア環境における並列プログラミングでは、複数のプロセッサコ ア間で単一アドレス空間を共有する、共有メモリ型並列プログラミングが一般的であ る.このプログラミングモデルでは、共有リソースであるメモリロケーションに対す るアクセスを調停する必要があり、そのための機構として一般的にロックが用いられ てきた.しかし、ロックを用いた場合、ロック操作にともなうオーバヘッドやデッド ロックの発生に起因する並列性の低下などの問題によって、性能が低下してしまう可 能性がある.さらに、プログラムが大規模で複雑であるほど、適切なロック粒度を設 定することが困難となる。例えば、粗粒度なロックを用いる場合、プログラムの設計 が容易となる一方でクリティカルセクションが大きくなるために並列性が損なわれて しまう.また、細粒度なロックを用いる場合、プログラムの並列性が向上する一方で プログラムの設計自体が複雑なものとなってしまう.したがって、ロックはプログラ マにとって必ずしも利用しやすい機構ではない.そこで、ロックを使用しない並行性 制御機構としてトランザクショナルメモリ(Transactional Memory: TM)[1]が提案 されている.

TMは、従来ロックで保護されていたクリティカルセクションをトランザクションと して定義し、共有リソースであるメモリロケーションに対するアクセスにおいて競合 が発生しない限り、トランザクションを投機実行するため、ロックを用いる場合よりも 並列性が向上する.なお、TMではトランザクションが投機的に実行されるため、共有 リソースであるメモリロケーションに対する更新の際には、更新前あるいは更新後の 値を保持しておく必要がある(バージョン管理).また、トランザクションを実行する スレッド間において、同一のメモリロケーションに対するアクセス競合が発生するか否 かを常に検査する必要がある(競合検出). この TM をハードウェア上に実現したハー ドウェアトランザクショナルメモリ(Hardware Transactional Memory: HTM)では, バージョン管理および競合検出のための機構をハードウェアで実現することで,トラ ンザクション処理のためのオーバヘッドを軽減している. このような利点から HTM は 現在大きな注目を集めており, IBM 社のスーパーコンピュータ BlueGene/Q[2] や Intel 社のマイクロアーキテクチャHaswell[3] などは TM のためのハードウェアサポートを 備えている.

さて、一般に共有変数に対する Read アクセスは、その後に Write アクセスをともな う場合が多く見られる、具体的には、複合演算子や複合代入式を用いる複合操作など がこれにあたる.HTMにおいて、そのようなアクセスを含むトランザクションを複 数のスレッドが並列に実行し、それらのスレッドが当該変数に対する Read アクセス のみを完了した状態となった場合、その後の Write アクセスにより結果として競合が 発生してしまう、この競合により、お互いのトランザクションをストールさせること で,いずれかのスレッドがトランザクションをアボートすることになる.この時,ト ランザクションをアボートしたスレッドの処理は一切進行していないことになるため、 当該スレッドと競合していたスレッドのストールは完全に無駄となってしまう.この ようなストールは Futile Stall と呼ばれ、これに起因するアボートとともに HTM の全 体性能を著しく低下させる要因となりうる。そこで本論文では、同一の共有変数に対 する Read, Write の順序でのアクセスを含む処理を排他的に実行する手法を提案する. この手法では、同一変数に対する Read, Write の順序でのアクセスを含むトランザク ションを実行するスレッドが,当該変数に対して Read アクセスした場合,そのスレッ ドは実行トランザクションをコミットするまで、他のスレッドによる当該変数へのア クセスを許可しないようにする.これにより、上述した Futile Stall およびそれに起因 するアボートを抑制し、HTM の全体性能を向上させることを目指す.

ここで、一般的なプログラムで実行されるトランザクションには、同一の共有変数 に対する Read, Write の順序でのアクセスの後に、当該変数に対する再度のアクセス を含まないものがある.このようなトランザクションを複数のスレッドが並列実行す る場合、あるスレッドが同一変数に対する Read, Write の順序でのアクセスを完了し た時点で、他スレッドが当該変数に投機的にアクセスしたとしても、結果として一貫 性が保たれる可能性がある.そのため、同一変数に対する Read, Write の順序でのア クセスを含む処理を排他実行する手法には、さらなる高速化の余地があると考えられ る.そこで本論文では、トランザクション内で同一変数に対する Read, Write の順序 でのアクセスを完了した時点で、当該トランザクションのコミットに先立って他スレッドによる投機的アクセスを許可する手法を併せて提案する.この手法により、同一変数に対する Read, Write の順序でのアクセスを含む処理を排他実行する手法のさらなる高速化を目指す.

以下,2章で研究対象であるHTMの概要とその問題点について述べ,3章で本研究 に関連する既存研究について述べる.4章で1つめの提案手法とその実現方法につい て述べ,5章で2つめの提案手法とその実現方法について述べる.6章で2つの手法を それぞれ評価し,7章で結論を述べる.

## 2 ハードウェアトランザクショナルメモリ

本章では、本研究の対象となる HTM の概要とその問題点について述べる.

#### 2.1 基本概念

マルチコアプロセッサにおける並列プログラミングでは、複数のプロセッサコアが 単一のアドレス空間を共有している. このような共有メモリ型並列プログラミングで は、共有リソースであるメモリロケーションに対するアクセスを調停する必要があり、 そのための機構として一般的にロックが用いられてきた。しかし、ロックを用いた場 合、ロック操作にともなうオーバヘッドやデッドロックの発生に起因する並列性の低下 などの問題によって.性能が低下してしまう可能性がある.さらに.プログラムが大 規模で複雑であるほど、適切なロック粒度を設定することが困難となる。例えば、粗 粒度なロックを用いる場合.プログラムの設計が容易となる一方でクリティカルセク ションが大きくなるために並列性が損なわれてしまう。また、細粒度なロックを用い る場合、プログラムの並列性が向上する一方でプログラムの設計自体が複雑なものと なってしまう.以上のような特徴は、ロックを用いたプログラム設計を困難とする要因 となっている. そこで、ロックを使用しない並行性制御機構であるトランザクショナ ルメモリ(Transactional Memory: TM)が提案されている. TM はデータベース におけるトランザクション処理で用いられる概念をメモリアクセスに対して適用した 機構である.この TM では.従来ロックで保護されていたクリティカルセクションを トランザクションとして定義し、これを投機的に実行することでロックを用いる場合 よりも並列度を向上させている.このトランザクションは以下の2つの性質を満たす. Serializability(直列可能性):

並行実行されたトランザクションの実行結果は、当該トランザクションを逐次的

に実行した場合と同じであり、全てのスレッドにおいて同一の順序で観測される. Atomicity(不可分性):

トランザクションはその操作が完全に実行されるか,もしくは全く実行されない かのいずれかでなければならず,各トランザクション内における操作はトランザ クションの終了と同時に観測される.そのため,操作の途中経過が他のスレッド から観測されることはない.

以上の性質を保証するために、TM はトランザクション内で発生するメモリアクセスを 監視する、複数のトランザクション内で同一の共有変数に対するアクセスが確認され た際に、これらのアクセスがトランザクションの性質を満たさない場合、 競合が検出 される.この操作を競合検出(Conflict Detection)という.競合が検出された場合. TM では一方のスレッドがトランザクションの実行を中断させることで競合を回避す る. これをストール (stall) という. さらに、複数のスレッドが実行トランザクション をストールさせている状態で、デッドロックの可能性があると判断された場合、いず れかのスレッドがトランザクションの途中結果を破棄する. これをアボート (abort) という、その後、トランザクションをアボートしたスレッドはトランザクション開始 時点から処理を再実行する。これに対して、トランザクションが終了するまで競合が 検出されなかった場合、各スレッドはトランザクション内で更新された値をメモリ上 に反映させる. これをコミット (commit) という. なお. アボート操作およびコミッ ト操作を行うためには、更新後の新しい値と更新前の古い値を保持しておく必要があ る.そのため.トランザクション内で更新された新しい値あるいは更新される前の古 い値が、そのアドレスとともに別領域に保持される.このようなデータの管理をバー ジョン管理(Version Management)という.

このように、TM はロックによる排他制御と同等のセマンティクスを維持しつつ、競 合が発生しない限りトランザクションを投機実行できる.これにより、ロックを使用 する場合よりもプログラムの並列性が向上するため、コア数に応じた性能のスケール が期待できる.また、プログラマはデッドロックの発生を考慮する必要がなくなるた め、クリティカルセクションを含む処理領域をトランザクションとして定義するだけ で、容易に並列プログラムを構築できる.なお、TM で行われる競合検出とバージョ ン管理の機能はハードウェア上またはソフトウェア上に実装される.このうち、ハー ドウェア上に実装されたTM をハードウェアトランザクショナルメモリ(Hardware Transactional Memory: HTM)と呼ぶ.一般的に、HTM は更新後の新しい値と 更新前の古い値を併存させるために、一方を書き込み先のキャッシュ上に保持し、もう 一方をこれとは別の領域に退避させる.また,競合を検出および解決する機構をハードウェアによりサポートしているため,速度性能が高い.このような利点からHTMは 現在大きな注目を集めており,IBM社のスーパーコンピュータBlueGene/Q[2]やIntel 社のマイクロアーキテクチャHaswell[3]などはTMのためのハードウェアサポートを 備えている.これに対して,ソフトウェア上に実装されたTMをソフトウェアトラン ザクショナルメモリ(STM)[4]と呼ぶ.STMは,HTMのようなハードウェア拡張は 必要ないが,TM上で行われる操作が全てソフトウェアにより実現されるため,オー バヘッドが大きい.そこで本論文では,速度性能の高いHTMを研究の対象とする.

#### 2.2 データのバージョン管理

トランザクションの投機実行では、実行結果が破棄される可能性があるため、更新 前の古い値と更新後の新しい値を併存させる必要がある.そこで HTM では、トラン ザクション内で更新された新しい値、もしくは更新前の古い値がそのアドレスととも に別の領域に保持される.このようなデータのバージョン管理は、以下の2つの方式 に大別される.

#### Eager Version Management:

書き換え前の古い値を別領域に退避させ、新しい値をメモリに上書きする. コミットはバックアップ領域に退避された値を破棄するだけであるため、高速に行うことができるが、アボート時には退避された値をメモリにリストアする必要がある.

#### Lazy Version Management:

書き換え前の古い値をメモリに残し、新しい値を別領域に記憶する。アボートは

高速に行うことができるが、コミット時にメモリに値をコピーする必要がある. Eager 方式は、必ず実行されるコミットを高速に処理し、必ずしも発生するとは限ら ないアボートにコストを払う考え方である。そのため、アボートが繰り返し発生して しまうようなプログラムでは不利となる場合もある。しかし、Lazy 方式ではコミット のためのオーバヘッドは削減の余地がほぼないのに対し、Eager 方式ではスケジュー リングの改良により、競合やアボートの発生自体を抑制することで性能向上できる余 地が大きいと考えられる。したがって本論文では、Eager 方式を研究対象とする.

ここで、この Eager 方式におけるバージョン管理の動作を図1を用いて説明する.なお、図中の Memory および Backup はそれぞれメモリ、バックアップ領域を示す.まず、共有変数のアドレスである A に値 10 が格納されている状態でトランザクションの 実行が開始されたとする.その後、この状態からトランザクションの実行が進み、A



図 1: Eager 方式におけるバージョン管理

に値 15 が書き込まれるとすると,図1(a) に示すように Write アクセス対象のアドレス と,書き換え前の値である10 がメモリからバックアップ領域に退避される(i).一方, メモリ上には Write アクセスの実行結果である値15 が上書きされる(ii).

次に図1(a)の状態からさらに実行が進み,投機実行が成功した場合は,トランザク ションがコミットされる.この時,Writeの実行結果である値15は既にメモリ上に反 映されているため,バックアップ領域に退避したアドレスおよび値を破棄することで, トランザクション内で行われた変更を確定させる.一方で投機実行が失敗した場合, トランザクションはアボートされる.アボート時には,図1(b)に示すように,バック アップ領域に退避されたデータが元のメモリアドレスに書き戻される(iii).これによ り,トランザクション開始時点のメモリ状態を復元することができる.また,アボー ト後にトランザクションを再実行するためには、メモリと同様にレジスタもトランザ クション開始時の状態に戻す必要がある.これを実現するため,HTMではトランザ クション開始時にその時点におけるレジスタの状態を取得し,その状態をバックアッ プ領域に保存しておく.そして,アボート時にバックアップ領域を参照しトランザク ション開始時点のレジスタの状態を復元する.

#### 2.3 競合の検出と解決

トランザクションの投機実行において, 競合を検出するためにはどのアドレスがト ランザクション内でアクセスされたかを記憶する必要がある. そのため, HTM では 一般的に, 各キャッシュラインに対して Read ビット (R ビット) および Write ビッ ト (W ビット) と呼ばれるフィールドが追加されている. 各ビットはトランザクショ ン内で当該ラインに対する Read アクセスおよび Write アクセスが発生した場合にセッ トされ. トランザクションのコミットおよびアボート時にクリアされる.

これらのビットを操作するために,HTMではキャッシュの一貫性を保持するプロト コルであるディレクトリベース [5]のIllinois プロトコル [6]を拡張している.この一貫 性プロトコルでは,スレッドがあるメモリアドレスにアクセスする際,キャッシュの 状態を管理するディレクトリ機構に対し,既に同一のアドレスがアクセスされている かを問い合わせるリクエストが送信される.ディレクトリはこの際,過去に当該アド レスへアクセスしたスレッドに対してリクエストを転送する.拡張したプロトコルに おいて,各スレッドはこのリクエストを受信すると,キャッシュに追加されたRおよ びWビットを参照する.これにより,他のスレッドとの競合を監視する.この時,以 下の3パターンのアクセスが発生した場合に競合が検出される.

#### Read after Write(RaW):

あるトランザクション内でWrite アクセス済みであるアドレスに対して,他のト ランザクションを実行するスレッドから Read アクセスされるパターン.つまり, Wビットがセットされているアドレスに対する Read リクエストが検出された場 合である.この Read リクエストが許可されると,トランザクションがコミットさ れる前に,トランザクション内で更新した値が他のトランザクションを実行する スレッドにより読み出されることで,異なった結果となる可能性があるため,ト ランザクションの性質を満たさなくなる.

#### Write after Read(WaR):

あるトランザクション内で Read アクセス済みであるアドレスに対して,他のトラ ンザクションを実行するスレッドから Write アクセスされるパターン.つまり,R ビットがセットされているアドレスに対する Write リクエストが検出された場合 である.この Write リクエストが許可されると,トランザクションがコミットさ れる前に,トランザクション内で読み出した値が他のトランザクションを実行す るスレッドにより更新されることで,異なった結果となる可能性があるため,ト ランザクションの性質を満たさなくなる.

#### Write after Write(WaW):

あるトランザクション内でWrite アクセス済みであるアドレスに対して,他のト ランザクションを実行するスレッドからWrite アクセスされるパターン.つまり, Wビットがセットされているアドレスに対するWriteリクエストが検出された場 合である.このWriteリクエストが許可されると,トランザクションがコミットさ れる前に,トランザクション内で更新した値が他のトランザクションを実行する スレッドによって更新されることで,異なった結果となる可能性があるため,ト ランザクションの性質を満たさなくなる.

以上のようなアクセスパターンが検出されると, 競合が発生したと判断し, 競合を検 出したスレッドからリクエストを送信したスレッドに対して Nack が返信される. こ れにより, Nack を受信したスレッドは自身の試みたアクセスにより競合が発生したこ とを知ることができる. なお, この競合検出方式は, 競合検査のタイミングによって 以下の2つに大別される.

#### Eager Conflict Detection:

トランザクション内でメモリアクセスが発生した時点で、そのアクセスに関する 競合が発生したか否かを検査する.

#### Lazy Conflict Detection:

トランザクションのコミットを試みる時点で、そのトランザクション内で行われ たすべてのアクセスに関して競合が発生したか否かを検査する.

Eager 方式ではメモリアクセスごとに競合の有無を検査するため, 競合が多く発生す るプログラムではストールが頻繁に発生してしまう可能性がある.一方, Lazy 方式で はトランザクションのコミット時に競合の有無を検査するため, 競合が多く発生する プログラムであってもストールが頻繁には発生しない.しかし, Lazy 方式では実際に 競合が発生してからそれを検出するまでの時間が長くなるため, 無駄な実行が増大し て効率が悪くなってしまう.これに対し, Eager 方式ではスケジューリングの改良に より, 競合やアボートの発生自体を抑制することで性能向上できる余地が大きいと考 えられる.したがって本論文では, Eager 方式を本研究の対象とする.

ここで, Eager 方式において競合が発生した場合, 次の2つの方法のいずれかによ り競合が解決される.1つめの方法は, 競合時に即座に片方のトランザクションをア ボートすることで競合を解決するというものである.しかしこの方法では, アボート が頻繁に引き起こされる可能性がある.2つめの方法は, 競合時に一方のトランザク ションがコミットもしくはアボートされるまで, もう一方のトランザクションを一時



図 2: 競合の検出

的にストールさせることで競合を解決するというものである.この方法は、より多く のトランザクションを並列実行させることができるため、一般的な HTM で多く採用 されている.なお、Eager 方式において競合が検出されトランザクションをストール させたスレッドは、競合アドレスに対するリクエストを定期的に送信し続けることで、 競合相手スレッドの実行トランザクションが終了したか否かを監視する.一方で、競 合が検出されなかった場合は、従来の一貫性プロトコルにしたがって処理が進む.例 えば、無効化リクエストに対しては Ack が返信され、読み出しのための共有リクエス トに対しては Ack とともに共有されるデータが返信される.

ここで、並列に実行される2つのトランザクションの間で発生する競合を Eager 方 式で検出する際の動作モデルを図2に示す.なお、図2では Core1 および Core2 はそ れぞれコアを、thr.1 および thr.2 は各コア上で動作するスレッドを示し、それらのス レッドはそれぞれ異なるトランザクションを実行しているとする.また、図2中のA は共有変数のアドレスであるとし、共有メモリおよびディレクトリと各コア間におけ る通信は図中では省略している.まず、競合が発生しない場合について、2つのスレッ ド thr.1 および thr.2 がそれぞれトランザクション Tx.A および Tx.B を実行する図2(a) の例を用いて、その動作を説明する. この図2(a) において、thr.1 が load A を実行し た後に、thr.2 が load A の実行を試みたとする(時刻 t1). この時、thr.2 は A に対 するアクセスリクエスト Req.A を thr.1 に送信する. この Req.A を受信した thr.1 は、 thr.2 が A にアクセスしようとしていることを知るが、このような Read after Read ア クセスは、許可したとしてもトランザクションが持つべき性質を損なわないため、競 合としては検出されない. したがって、thr.1 は thr.2 に対して Ack を返信する. 一方、 これを受信した thr.2 は load A を実行できる (t2).

これに対し、競合が発生する場合について、2つのスレッド thr.1 および thr.2 がそ れぞれトランザクション Tx.A および Tx.C を実行する図 2(b) の例を用いて、その動 作を説明する. この例では図 2(a) の例と同様に、まず thr.1 が load A を実行する. その後、thr.2 が同一アドレスに対して Write アクセスを試みたとする(時刻 t1). こ の時、thr.2 は thr.1 に Req.A を送信するが、これは競合を引き起こすアクセスパター ンの1つである WaR アクセスに該当する. したがって、thr.2 から Req.A を受信した thr.1 は、競合が検出されたことを通知するために Nack を返信する. 一方、この Nack を受信した thr.2 は Tx.C をストールさせる(t2). なお、thr.2 は Tx.C をストールさ せている間、thr.1 へ Req.A を定期的に送信し続けることで、A に対するアクセス許可 を待つ. その後、thr.1 の実行が進み、thr.1 が Tx.A のコミットを完了すると、thr.2 は Req.A に対する Ack を受信し、A に対するアクセスが可能となったことを知る(t3). これにより、thr.2 は Tx.C をストール状態から復帰させ、実行を再開する.

しかし、2つのスレッドが互いの実行するトランザクションの終了を待ち続ける場 合、デッドロック状態に陥ってしまう可能性がある. 図3(a)の例では、2つのスレッド *thr.1* および *thr.2* 上でそれぞれトランザクション *Tx.D* および *Tx.E* が実行されてお り、*thr.1* が store Aを実行する一方で、*thr.2* が store Bを実行している. ここで、 *thr.1* が store Bの実行を試みたとすると、Bに対するアクセスリクエスト *Req.B* が 送信されるが(時刻 t1)、この時点で *thr.2* は既に当該アドレスに Write アクセス済み であるため、*thr.1* に *Nack* を返信する. 一方、*Nack* を受信した *thr.1* は *thr.2* が *Tx.E* をコミットするまで、自身の *Tx.D* をストールさせる(t2). その後、*thr.2* が store Aの実行を試みたとすると(t3)、*thr.1* から *Nack* が返信されるため、*thr.2* は *Tx.E* を ストールさせる(t4). このように、2つのスレッドが互いの実行するトランザクショ ンをストールさせてしまうと、これ以上処理を進めることができなくなり、デッドロッ ク状態に陥ってしまう.



図 3: HTM におけるデッドロックの解決

このようなデッドロック状態を回避するために、一般的な HTM では Transactional Lock Removal[7] の分散タイムスタンプに倣った方法を採用している. この方法では、 自身よりも早くトランザクションを開始したスレッドと競合したスレッドが、実行ト ランザクションをアボートすることでデッドロック状態を回避する. このような動作 は、各プロセッサコアに possible\_cycle というフラグを追加することで実現されている. ここで、デッドロック状態を possible\_cycle フラグにより回避する例を図 3(b) に示す. この例において、thr.2 は自身より早くトランザクションを開始した thr.1 に Nack を 返信する際に possible\_cycle フラグをセットする(時刻 t1). そして、possible\_cycle フ ラグがセットされている状態で、thr.2 が自身よりも早くトランザクションを開始した thr.1 から Nack を受信した場合、自身の Tx.E をアボートする(t2). 一方、thr.2 が Tx.E をアボートしたことにより、thr.1 は B にアクセスできるようになるため、Tx.D の実行を再開できる(t3). また、Tx.E をアボートした thr.2 は当該トランザクショ ンを再実行する(t4). このようにして、開始時刻の遅いトランザクションをアボート の対象として選択することでデッドロックを回避しつつ、早く開始されたトランザク ションを優先的にコミットさせる.



図4: 共有変数に対する複合操作に起因する問題

#### 2.4 共有変数に対する複合操作に起因する問題

HTMでは、前節で述べたような動作により、トランザクションを並列実行した際に 発生する競合を検出および解決する.ここで、HTMにおいて並列実行されるトランザ クション内には、共有変数に対する Read アクセスの後に Write アクセスをともなう場 合が多く見られる.具体的には、複合演算子および複合代入式を用いる複合操作を実 現する場合などがこれにあたる.このような同一の共有変数に対する Read,Write の 順序でのアクセスを含むトランザクションを複数のスレッドが並列に実行し、それら のスレッドが Read アクセスのみを完了した状態となった場合、その後の Write アクセ スによって結果として競合が発生することで、HTM の性能が著しく低下してしまう 可能性がある.

図4は、共有変数のアドレスAに対する Read、Writeの順序でのアクセスを含むト ランザクション Tx.Xを、2つのスレッド thr.1 および thr.2 が並列実行する様子を示 している. なお、この図では前節で示した possible\_cycle フラグの表記は省略してい る. まず、両スレッドが load Aを実行した後に thr.2 が store Aの実行を試みる際、 thr.2 は  $thr.1 \land A$ に対するアクセスリクエスト Req.Aを送信する. この時、thr.1 が既 にAに Read アクセス済みであるため、thr.1 は競合を検出し、thr.2 に Nack を返信す

GEMS microbench				
Btree	Contention	Deque	Prioque	
39.6%	80.9%	92.9%	99.3%	
SPLASH-2				
Barnes	Cholesky	Radiosity	Raytrace	
52.2%	92.8%	97.6%	99.4%	
STAMP				
Kmeans	Kmeans+	Vacation	Vacation+	
87.7%	88.9%	0.7%	0.9%	

表 1: Futile Stall に起因するアボートが全体のアボート数に占める割合

る. そして, この Nack を受信した thr.2 は Tx.X をストールさせる(時刻 t1). その 後, thr.1 が store Aの実行を試みる際(t2), thr.2 が既にAに Read アクセス済で あるため, thr.2 は競合を検出し, thr.1 に Nack を返信する. この時, thr.1 は自身よ りも早くトランザクションを開始した thr.2 から Nack を受信するため, 自身の Tx.X をアボートすることになる(t3). このアボートにより, thr.2 はAにアクセスするこ とが可能となるため Tx.X を再開できるが(t4), その一方でこの間に thr.1 の処理は 一切進行していないことになり, thr.2 のストールは完全に無駄となってしまう. この ように, 結果としてアボートされてしまうトランザクションを実行するスレッドと競 合することで発生する無駄なストールは Futile Stall[8] と呼ばれ, これに起因するア ボートとともに HTM のスループットを大きく低下させる要因となりうる.

ここで、上述した Futile Stall とそれに起因するアボートが実際のプログラム上で 性能にどの程度の影響を与えているかを調査するために、シミュレーションによる予 備評価を行った. なお、ワークロードには HTM の研究で広く用いられている GEMS microbench[9], SPLASH-2[10] および STAMP[11] を使用し、後述する6章に示す環境 で評価を行った. この評価の結果を表1に示す. この表には、各プログラムを16スレッ ドで実行した際に発生するアボートの総数のうち、Futile Stall に起因するアボート数 の占める割合がそれぞれ示されている. この結果から、多くのプログラムにおけるア ボートが Futile Stall に起因するものであり、Futile Stall とそれに起因するアボートを 抑制できれば、HTM の大幅な性能向上に繋がることが期待できる. そこで本論文で は、この Futile Stall に起因する問題を解決するための2つの手法を提案する.

## 3 関連研究

実行トランザクションをアボートした後にそのトランザクションを途中から再実行す ることで、再実行に要するコストを抑制する部分ロールバックに関する研究[12,13,14] や、アプリケーションの振る舞いによってバージョン管理や競合検出の方式を動的に 変更する研究[15,16,17]など、これまで数多くのHTMに関する研究が行われてきた. しかし、前者の研究では競合しやすいアドレスに対するアクセスの直前から実行が再 開されてしまうため、競合がより再発しやすくなるという問題がある。一方で、後者 の研究ではバージョン管理と競合検出の方式を変更するために既存のコヒーレンスプ ロトコルを拡張しているが、この拡張したプロトコルによる動作制御は非常に複雑で あり、また実装に必要なハードウェアコストについて詳細に評価していないなどの問 題がある。また、これらの方式を変更せずともトランザクションスケジューリングの 改良次第で競合の発生を抑制できる可能性があるため、本研究ではHTMにおける効 率的なトランザクションスケジューリングに着目する。

このトランザクションスケジューリングについては、これまで主に以下に示す2つ の方向性から改良手法が提案されてきた.まず、Gaonaら[18]はHTMの消費エネル ギーを抑制するという観点から改良手法を提案している.この手法では、複数のトラ ンザクション間で競合が発生した場合に、その競合に関与したトランザクションに実 行優先度を設定する.そして、設定した優先度に基づいてトランザクションを逐次実 行することで競合を抑制しつつ、HTMにおける消費エネルギーを削減している.しか し、この手法では既存のHTMに対して最大でも10%程度の消費エネルギーしか削減 されておらず、実行速度も既存のHTMとほぼ同程度の性能に留まっている.

一方で、競合の発生を抑制するという観点から行われた研究として、次の3つの手法 が挙げられる.まず、Yooら[19]はHTMにAdaptive Transaction Scheduling (ATS) と呼ばれるスケジューリング機構を実装し、競合の頻発によって並列性が著しく低下 するようなアプリケーションの実行を高速化する手法を提案している.この手法では 既存のHTMに対して最大で97%の実行速度向上を達成しているが、速度向上したプ ログラムはごく一部であり、その他のプログラムでは目立った速度向上がなされてい ない.次に、Geoffreyら[20]は複数のトランザクション内におけるアクセスの局所性 を Similarity と定義し、この Similarity がある一定の閾値を超えた場合に、当該トラ ンザクションを逐次的に実行することで競合を抑制する手法を提案している.しかし Geoffrey らの研究では、その性能評価において関連手法のみが比較対象とされている ため,既存のHTMに対してどの程度速度性能が向上したのかが明確に示されていない.また,Akpinarら[21]はHTMの性能を低下させるような競合パターンに対する様々な競合解決手法を提案し,既存のHTMに対して最大で15%の速度向上を達成している.しかし,この研究ではHTMにおいてボトルネックとなりうる競合パターンの発生状況の分析に重点を置いており,これらに対する解決手法はごく単純なものしか提案されていない.

以上に述べた手法は、いずれもアボートや競合の発生回数などの情報のみに基づい てスレッドの振る舞いを決定しており、共有変数にアクセスする順序といった詳細な 情報を考慮していない.そのため、HTMの性能を低下させうる競合パターンが根本 的には解決されておらず、目立った性能向上を得ることができていない.これに対し 本研究では、同一変数のアドレスに対する Read, Writeの順序でのアクセスに着目し、 このようなアクセスを含むトランザクションに着目したスケジューリングを検討する ことで、HTM の全体性能の大幅な向上を図る.

なお, Bobbaら [8] は本研究と同様に共有変数に対するアクセス順序に着目し, Store Predictor という機構を用いたスケジューリング手法を提案している. この Store Predictorとは、実行プログラム中で一度でも Read、Write の順序でアクセスされたアド レスを記憶しておくための機構である。Bobbaらの手法では、各スレッドがこの機構 に記憶されたアドレスにReadアクセスを試みる際に.他のスレッドに対してReadア クセスリクエストではなく,Writeアクセスリクエストを送信する.これにより,既に 当該アドレスに Read アクセス済みである他のスレッドは WaR アクセスによる競合を 検出して NACK を返信するため、複数のスレッドが Read アクセスのみを完了した状 態となってしまうことを防ぎ, Futile Stall を抑制できる. しかし, この手法で用いる Store Predictor には、実行プログラム中で一度でも Read、Write の順序でアクセスさ れた変数のアドレスが全て記憶される.そのため、条件分岐などにより必ずしもRead, Write の順序でアクセスされるとは限らないアドレスに対しても、この手法の動作が 適用されてしまい、実行するプログラムによっては大幅な性能低下に繋がってしまう 可能性がある.そこで本論文では、上述した Bobba らの手法における問題も考慮しつ つ. Futile Stall とそれに起因するアボートを抑制する手法を提案する. なお、Bobba らの手法はこれまで述べたように本研究と着眼点が共通しているため、後述する6章 で提案手法との比較評価を行う.

## 4 排他的実行による高速化

本章では、同一の共有変数に対する Read, Write の順序でのアクセスを含む処理を 排他実行する手法とその具体的な実現方法について述べる。

#### 4.1 同一変数に対する Read, Write アクセスを含む処理の排他実行

2.4節で述べたように、同一の共有変数に対する Read, Write の順序でのアクセスを 含むトランザクションを複数のスレッドが並列実行し、それらのスレッドが Read アク セスのみを完了した状態となってしまうことが、Futile Stall とそれに起因するアボー トを発生させる要因となりうる。そこで、本論文では同一変数に対する Read, Write の順序でのアクセスを含む処理を排他的に実行し、複数のスレッドが当該変数に対し て Read アクセスのみを完了した状態になることを防ぐことで、Futile Stall およびそ れに起因するアボートを抑制する手法を提案する。この手法では、まず Read, Write の順序でアクセスされる共有変数のアドレスを各スレッドが検出する。そして、検出 したアドレスに対して Read アクセスしたスレッドは、実行トランザクションをコミッ トするまで他のスレッドによる当該アドレスへのアクセスを許可しないようにする。

ここで、図5に提案手法を用いた場合の動作例を示す。この例では、共有変数のアド レスAに対するRead,Writeの順序でのアクセスを引き起こす複合操作を含むトラン ザクション  $T_{x,X}$ を、3つのスレッド (thr.1~thr.3) が並列実行している、まず、thr.2 が1oad Aを実行し、共有変数に対する複合操作を開始したとする、その後、thr.1と *thr.3* が同様に load Aの実行を試みたとする(時刻 t1, t2). なお, *thr.1* と *thr.3* の アクセスは RaR アクセスであるため、本来であれば競合として検出されないが、提案 手法では thr.1 と thr.3 のそれぞれに対して thr.2 が Nack を返信し、これらのスレッ ドのAに対するアクセスを許可しないようにする.この Nack の受信により、thr.1と thr.3 は Tx.X をストールさせることになり(t3, t4), これらのスレッドがAに対し てReadアクセスを完了した状態となってしまうことを防ぐことができる.そのため. thr.2 はその後に store Aの実行を試みる際, thr.1 および thr.3 と競合することなく Tx.Xの処理を進めることが可能となる.これにより、図4で示した、Futile Stall お よびそれに起因するアボートを抑制できる. その後. thr.2 が Tx.X をコミットしたと すると、Aに対するアクセスが可能となる、この例では、thr.1のAに対するReadア クセスが先に許可されたと仮定する(t5).これにより,*thr.1* が A に Read アクセス することになるため, thr.1 は thr.3 から Reg.A を受信した際に, thr.2 の場合と同様



図 5: 同一変数に対する Read, Write アクセスの排他実行

に *Nack* を返信することで *thr.3* のアクセスを許可しないようにする (t6). そして, *thr.1* が *Tx.X* をコミットした後に, *thr.3* の Read アクセスが許可される (t7).

#### 4.2 追加ハードウェアと動作モデル

本節では,提案手法を実現するために追加したハードウェアと,その追加ハードウェ アを用いた場合の具体的な動作モデルについて述べる.

#### 4.2.1 拡張ハードウェア構成

前節で述べた提案手法の動作を実現するにあたり, Read, Writeの順序でアクセス される共有変数へのアクセスを許可するか否かを, 各スレッドが判定する必要がある. そこで, 各コアのL1 キャッシュラインに以下の1bitのフィールドを追加する.

### Compound-Operation bit(C-bit):

当該ライン上のアドレスが Read, Write の順序でアクセスされたか否かを示す ビット 各スレッドは,自身が共有変数のアドレスに対して Read, Write の順序でアクセス したと判断した場合に,当該アドレスに対応する C ビットをセットする.そして,他 のスレッドからアクセスリクエストを受信したスレッドは,アクセス対象のアドレス に対応する C ビットおよび R ビットを参照する.これにより,リクエストを送信した スレッドに対して Nack を返信すべきか否かが判定される.

#### **4.2.2** Cビットのセット方法

本項では, Read, Writeの順序でアクセスされる共有変数のアドレスを各スレッド が検出し, そのアドレスに対応するCビットをセットするまでの動作について, 図6の 動作例を用いて説明する. この例では, 共有変数のアドレスAに対する Read, Write の順序でのアクセスを含むトランザクション *Tx.X* を, 3つのスレッド(*thr.1~thr.3*) が並列実行している. なおこの例では, 各コアのL1 キャッシュにおけるタグフィール ドおよびインデクスフィールドを, addr というフィールドとして簡略化して示してお り, この addr フィールドにはアドレスが格納されているものとする.

この例において、まず各スレッドがload Aを実行した後、thr.2 が store Aの実 行を試み, thr.1 および thr.3 にアクセスリクエスト Req.A を送信したとすると(時刻 t1), これらのスレッドは競合を検出する. この競合により, thr.1 および thr.3 から Nack が返信されるため、thr.2 は Tx.X をストールさせる (t2)、続いて、thr.1 と thr.3が store Aの実行を試みる際. thr.2 との間でそれぞれ競合が検出され. thr.2 から *thr.1*と *thr.3*に対して Nack が返信される.この Nack により, *thr.1*と *thr.3* が Tx.X をストールさせると、これらのスレッド間でデッドロックが発生してしまうため、thr.1 および thr.3 は Tx.X をアボートする. この時, Aが Read, Write の順序でアクセスさ れたか否かをチェックするために, *thr.1*と *thr.3*はAに対応するRビットを参照する. 図6の例では. Core.1 および Core.3 における L1 キャッシュ上のA に対応する R ビッ トが既にセット済みであることから, thr.1 および thr.3 はAが Read, Write の順序で アクセスされるアドレスであることが分かる. そのため, thr.1 と thr.3 は A に対応す るCビットをセットする(t3,t4).その後,トランザクションをアボートした thr.1 と thr.3 は A が Read, Write の順序でアクセスされるアドレスであることを Info.メッ セージにより thr.2 に伝え(t5, t6), thr.2 もAに対応するCビットをセットした状 態となる.なお、この Info.メッセージはコヒーレンスプロトコルを拡張することで新 たに定義する.



図 6: Cビットをセットする動作

#### 4.2.3 Cビットの利用による排他的実行の実現

前項で述べた動作によりセットされたCビットを利用することで、同一変数に対する Read, Write の順序でのアクセスを排他的に実行する動作例を図7および図8に示す. これらの例では、共有変数のアドレスAに対する Read, Write の順序でのアクセスを含むトランザクション Tx.Xを、3つのスレッド( $thr.1 \sim thr.3$ )が並列実行しており、さらに各コアのL1キャッシュライン上のAに対応するCビットが既にセットされているとする.

まず,図7に示すように,thr.2がCビットのセットされているAに対して load A を実行したとする.続いて,thr.1が load Aの実行を試みたとすると,thr.1はthr.2 にAに対するアクセスリクエスト Req.A を送信する.この Req.A を受信した thr.2 は,thr.1の Read アクセスを許可するか否かを判定するために,Aに対応するCビットとR



図7: 排他的実行の実現

ビットを参照する(時刻 t1). この時, どちらのビットもセット済みであるなら, thr.2 は thr.1 の Read アクセスを許可すべきではないと判断する. そのため, thr.2 は thr.1 に Nack を返信し, Read アクセスを許可しないようにする. その後, thr.3 が load A の実行を試み, thr.2 に Req.A を送信する際も, この Req.A を受信した thr.2 は thr.3 に Nack を返信する. これにより, thr.2 は無駄なストールをすることなく Tx.X をコ ミットできる.

ここで, thr.2 が Tx.X をコミットした後の動作例を図8に示す. この例では, thr.2 により thr.1 の Read アクセスが先に許可されたと仮定する. そのため, thr.1 は A に Read アクセス済みの状態となる(時刻 t3). この状態で, thr.1 が thr.3 から Req.A を 受信した場合, thr.1 は thr.3 の Read アクセスを許可するか否かを判定するために, A に対応する C ビットと R ビットを参照する(t4). この時, どちらのビットもセット



図8: アクセスを許可されたスレッドの動作

済みであるなら, thr.1 は thr.3 に Nack を返信し, thr.3 の Read アクセスを許可しな いようにする. これにより, thr.1 は無駄なストールをすることなく Tx.X をコミット でき, その後にアクセスが許可される thr.3 も同様に Tx.X をコミットできる. 以上の ように, 追加した C ビットを利用することで, 同一変数に対する Read, Write の順序 でのアクセスを排他的に実行する.

#### 4.2.4 Cビットのクリア方法

ここで,追加したCビットをクリアする方法について述べる.4.2.3項でも述べたように,このCビットは対応するキャッシュライン上のアドレスがRead,Writeの順序でアクセスされたことを示すものであり,同一変数に対するRead,Writeの順序でのアクセスを排他実行するために用いられる.しかし,実行するプログラム内容によっ

ては、プログラム中のあるトランザクション内で Read, Write の順序でアクセスされ るようなアドレスが、別のトランザクション内では Read アクセスしかされない場合 もある.そのため、このCビットがセットされているアドレスに対して、Read アク セスしか行わないようなトランザクションが実行された場合、本来ならば並列実行で きるはずのトランザクションが逐次実行されてしまい、結果として性能低下を引き起 こしてしまう可能性がある.そこで、各スレッドは実行トランザクションをコミット した際に、Cビットのセットされているアドレスが Write アクセスされたか否かを W ビットを参照することによりチェックする.このWビットがセットされていなかった 場合、各スレッドは自身が当該アドレスに対して Read アクセスのみしか行わなかった と判断してCビットをクリアする.

具体的な動作例を図9に示す.この例では、共有変数のアドレスAに対してRead ア クセスのみしか行わないトランザクション *Tx.Y* を、3つのスレッド(*thr.1~thr.3*) が並列実行しており、さらに各スレッドが既にAに対応するCビットをセット済みで あるとする.この例において、まず *thr.2* が load Aを実行し、Aに Read アクセス済 みの状態となる.その後、*thr.1*と*thr.3* が同様に load Aの実行を試みた際、*thr.2* は 提案手法の動作に従って、これらのスレッドのAに対する Read アクセスを許可しな い.そのため、本来であれば並列実行できたはずの処理部分が逐次実行されるととも に、多くのスレッドが実行トランザクションをストールさせてしまうことで、並列度が 著しく低下する.このような動作をこれ以降引き起こさないようにするために、*Tx.Y* のコミット時に、各スレッドはCビットのセットされているAに対応するWビットを 参照する.このWビットがセットされていなかった場合、この*Tx.Y* 内でAに対する Write アクセスがなされなかった、つまりAに対する Read アクセスしかなされなかっ たと各スレッドは判断し、Aに対応するCビットをクリアする.以上のように動作さ せることで、これ以降に Read アクセスしか行わないトランザクションが逐次実行さ れてしまうことを防ぐ.

#### 5 投機的実行による高速化

本章では、トランザクション内で同一の共有変数に対する Read, Write の順序での アクセスを完了した時点で、当該トランザクションのコミットに先立って他スレッド による当該変数への投機的アクセスを許可する手法とその実現方法について述べる。



図 9: Cビットをクリアする動作

#### 5.1 投機的アクセスの許可による高速化

4章で述べた手法では、同一の共有変数に対する Read, Write の順序でのアクセス を含むトランザクションを実行したスレッドが、当該トランザクションをコミットする まで他のスレッドによる当該変数へのアクセスを許可しないことで排他的な実行を実 現した.ここで、一般的なプログラムで実行されるトランザクションには、同一の共 有変数に対する Read, Write の順序でのアクセスの後に、当該変数に対する再度のア クセスを含まないものがある.このようなトランザクションを複数のスレッドが並列 実行する場合、あるスレッドが同一の共有変数に対する Read, Write の順序でのアク セスを完了した時点で、他スレッドが当該変数に投機的にアクセスしたとしても、結 果として一貫性が保たれる可能性がある.そのため,同一の共有変数に対する Read, Write の順序でのアクセスを含む処理を排他的に実行する手法にはさらなる高速化の 余地があると考えられる.そこで本論文では,トランザクション内で同一の共有変数 に対する Read, Write の順序でのアクセスが完了した時点で,当該トランザクション のコミットに先立って他スレッドによる投機的アクセスを許可する手法を併せて提案 する.

この手法では、まず Read, Write の順序でアクセスされるアドレスを各スレッドが 検出するとともに、実行トランザクション内で同一変数に対する Read, Write の順序 でのアクセスが完了する地点を各スレッドが記憶する。そして、検出したアドレスに 対して Read アクセスしたスレッドは.自身が当該アドレスに対する Write アクセスを 完了するまで.他のスレッドによる当該アドレスへの投機的アクセスを Wait リクエス トという通知を送信することで待機させる. なお. この Wait リクエストはコヒーレン スプロトコルを拡張することで新たに定義する。その後, Write アクセスを完了した時 点で、待機スレッドに対して実行の再開を通知する Ack を送信することで、自身のコ ミットに先立って待機スレッドの投機的アクセスを許可する。ここで、このように投 機的アクセスが許可された場合は、当該アドレスに対する Read、Write の順序でのア クセスを完了したスレッドにより更新された値を用いて、投機的アクセスを許可され たスレッドが実行トランザクションの処理を進めることになる。そのため、投機的ア クセスが許可されたスレッドよりも先に,当該アドレスに対する Read,Write の順序 でのアクセスを完了したスレッドが実行トランザクションをコミットしなければなら ないという,コミット順序に関する制約が発生する.このコミット順序を制御するた めに、Read, Writeの順序でのアクセスを完了したスレッドは実行トランザクション をコミットした際. 投機的アクセスを許可したスレッドに対して Committed メッセー ジという通知を送信する.なお、この Committed メッセージは Wait リクエストと同 様にコヒーレンスプロトコルを拡張することで新たに定義する.

ここで図10に、上述した投機的アクセスを許可する手法を用いた場合の動作例を示 す. この例では、共有変数のアドレスAに対するRead、Writeの順序でのアクセスの 後に、当該変数に再度アクセスしないようなトランザクション*Tx.X*を、2つのスレッ ド*thr.1*および*thr.2*が並列実行している.まず、*thr.2*が10ad Aを実行し、Aに対し てReadアクセス済みとなった後、*thr.1*が10ad Aの実行を試みたとする(時刻t1). この時、*thr.1*は*thr.2*へAに対するアクセスリクエスト*Req.A*を送信するが、この時 点でAは*thr.2*によりReadアクセス済みであるため、*thr.2*は*thr.1*に対して*Wait*リ



図 10: 投機的な実行による高速化

クエストを送信し、thr.1のアクセスを待機させる(t2). その後、thr.2が store A を実行したとすると、thr.2 はこれ以降にTx.X内でAにアクセスしないため、Aに対 する投機的アクセスを許可することが可能となり、thr.2 は待機スレッドである thr.1 に対して Ack を送信し、thr.1のアクセスを許可する(t3). これにより、thr.2のコ ミットに先行して、thr.1がAに投機的にアクセスできる. なお、このように thr.2が thr.1の投機的アクセスを許可したことで、thr.2の実行するTx.X内で更新された値 を用いて thr.1がTx.Xの処理を進めることになる. そのため、thr.2 は thr.1 よりも先 にTx.Xをコミットし、トランザクションの Serializability を保証する必要がある. し たがって、thr.2 はTx.Xをコミットした際、投機的アクセスを許可した thr.1 に対し てCommittedメッセージを送信し、自身がTx.Xをコミットしたことを伝えるように する(t4).以上のように動作することで、Futile Stall およびそれに起因するアボー トを抑制するとともに、投機的アクセスの許可により4章で述べた手法のさらなる高 速化を期待できる.



図 11: 拡張したハードウェア構成

#### 5.2 追加ハードウェアと動作モデル

本節では,投機的アクセスを許可する手法を実現するために追加したハードウェアと,その追加ハードウェアを用いた場合の具体的な動作モデルについて述べる.

#### 5.2.1 拡張ハードウェア構成

拡張したハードウェア構成を図11に示す. なお図11に示すL1キャッシュでは, タ グフィールドおよびインデクスフィールドを, addr というフィールドとして簡略化し て示しており, この addr フィールドにはアドレスが格納されるものとする. ここで, この手法を実現するにあたり, まず他のスレッドによるアクセスを待機させるか否か を各スレッドが判定する必要がある. そこで, 各コアのL1キャッシュラインに4章で 示したCビットに加えて, 以下に示す1bitのフィールドを追加する.

#### Lock bit(L-bit):

当該ライン上のアドレスに対する対応する共有変数に対する, Read, Writeの順 序でのアクセスを含むトランザクションにおいて, Read アクセスが完了済みかつ Write アクセスが未完了であることを示すビット. すなわち, Read アクセスから Write アクセスまでの処理区間を排他的に実行中であるか否かを示す.

またこの手法では、トランザクション内で Read, Write の順序でアクセスされる共有 変数に対して、自身が Write アクセスを完了したか否かを各スレッドが判断する.この 判断のために、Read, Write の順序でアクセスされる変数のアドレス、そのようなアク セスを含むトランザクションの ID、そして Write アクセスが実行される時点における プログラムカウンタの値を記憶する機構が必要となる. さらに, 待機スレッドに対する アクセス許可やトランザクションのコミット順序の制御を行うために, 各スレッドが動 作するコアの番号を記憶する機構が必要となる. そこで, それらの情報を記憶するため の2つの表を各コアに追加する. この2つの表をそれぞれ Address Table(A-Table), Dependence Table(D-Table) と呼ぶ. なお, これらの表は以下に示すフィールドで 構成される.

## Address Table(A-Table)

#### Target-Address(addr.):

Read, Writeの順序でアクセスされる共有変数のアドレス

## Dependence Table(D-Table)

## **Prev-Core**(**Prev**):

Address Table に記憶したアドレスに対する投機的アクセスを自身に許可した コアの番号

#### Next-Core(Next):

Address Table に記憶したアドレスに対する投機的アクセスを自身が許可すべきコアの番号

## Target-TxID(TxID):

Address Table に記憶したアドレスに対する Read, Write の順序でのアクセ スを含むトランザクションの ID

### Target-PC(PC):

Address Table に記憶したアドレスに対する Read, Write の順序でのアクセ スを含むトランザクション内で, Write アクセスが実行される時点における PC の値

各スレッドは、CビットおよびLビットが共にセット済みである場合に、対応する アドレスに対する他のスレッドによるアクセスを待機させる.また、Target-Address、 Target-TxID および Target-PC に格納された情報に基づいて、Read、Write の順序で アクセスされる共有変数に対する Write アクセスを完了したか否かを各スレッドが判 断する.そして、Prev-Core および Next-Core に格納された情報に基づいて、待機ス レッドに対するアクセス許可とコミット順序の制御を各スレッドが行う.なお実行す るプログラムによっては、ある共有変数が複数のトランザクション内で Read、Write の順序でアクセスされる可能性がある.そのため、図 11 に示すように、Dependence Table はそれぞれの Target-Address に対して複数の Target-TxID および Target-PC を



図 12: Read, Write の順序でアクセスされるアドレスを記憶する動作

記憶できるように構成されている.

## 5.2.2 Read, Writeの順序でアクセスされるアドレスの記憶

本項では, Read, Writeの順序でアクセスされるアドレスに対応するCビットがセットされるとともに, そのアドレスが Address Table に記憶されるまでの動作について, **図12**の動作例を用いて説明する. この例では, 共有変数のアドレスAに対する Read, Write の順序でのアクセスを含むトランザクション Tx.X を, 2つのスレッド thr.1 および thr.2 が並列実行している. また, Dependence Table に記憶される Target-TxID および Target-PC は1組であると仮定している.

この例において、まず各スレッドがload Aを実行した後、thr.2が store Aの実行を試みたとすると、thr.1はこの時点で既にAに対して Read アクセス済みであることから競合を検出する(時刻 t1). この競合により、thr.1から Nack が返信されるため、thr.2は Tx.Xをストールさせる。続いて、thr.1が store Aの実行を試み、Aに対するアクセスリクエスト Req.Aを送信したとすると、thr.2は競合を検出し、thr.1に Nack を返信する(t2). ここで、これらのスレッド間でデッドロックが発生してしまうため、thr.1が Tx.Xをアボートする(t3). この時、Aが Read、Write の順序で



図 13: Wait リクエストによってアクセスを待機させる動作

アクセスされたか否かをチェックするために, thr.1 はAに対応する R ビットを参照す る.図12の例では, Core.1 における L1 キャッシュ上の A に対応する R ビットが既に セット済みであることから, thr.1 は A が Read, Write の順序でアクセスされるアド レスであることが分かる.そのため, thr.1 は A に対応する C ビットをセットするとと もに,アドレス A を Address Table に格納する (t3').さらに,この時 thr.1 は自身が 試みた store A の実行地点を,A に対する Read,Write の順序でのアクセスが完了 する地点であると判断し,この時点におけるプログラムカウンタの値および現在実行 しているトランザクションの ID である 'X' を Dependence Table に格納する.これに より,以後 thr.1 は再度 Tx.X を実行した際に,A に対する Write アクセスの実行を完 了したか否かを判断できる.その後,thr.1 は追加ハードウェアに記憶したA に関する 情報を, Info.メッセージによって thr.2 に伝える (t4).なお,この Info.メッセージ はコヒーレンスプロトコルを拡張することで新たに定義する.

#### 5.2.3 依存関係情報の利用による投機的な実行の実現

5.2.2 項で述べた動作により記憶した情報を利用し, Read, Writeの順序でアクセス されるアドレスに対する投機的なアクセスを許可する動作例を図13, 図14 および図



図 14: 待機スレッドの投機的アクセスを許可する動作

15 に示す. これらの例では,共有変数のアドレスAに対する Read,Write の順序での アクセスを含むトランザクション Tx.Xを,2つのスレッド thr.1 および thr.2 が並列 実行している.また,各コアのL1 キャッシュ上のAに対応する C ビットが既にセット されており,さらに2つの表にアドレス 'A',トランザクション ID 'X' およびプログ ラムカウンタの値 '0xf80' が格納されているとする.

まず,図13に示すように,thr.2が1oad Aの実行を試みたとする.この時,CビットのセットされているAに Read アクセスしたthr.2は,自身がAに対するRead,Writeの順序でのアクセスを含む処理のうち,そのRead アクセスからWrite アクセスまでの処理区間を排他的に実行中であると判断し,Aに対応するLビットをセットする(時刻t1).その後,thr.1が同様に1oad Aの実行を試み,thr.2へAに対するアクセスリクエスト Req.Aを送信したとする.このReq.Aを受信したthr.2は,Aに対応するCビットとLビットを参照する.この時,これらのビットがセット済みであることから,thr.2はthr.1のアクセスを待機させる必要があると判断する.そのため,thr.2はthr.1にWaitリクエストを送信し,thr.1のAに対するRead アクセスを待機させる(t2). また,同時にthr.2は,thr.1のアクセスを後に許可できるようにするために,thr.1が



図 15: トランザクションのコミット順序を制御する動作

動作しているコア番号を取得し,この値である1を Dependence Tableの Next-Core に 格納する.

ここで、この例において、thr.2がCビットおよびLビットが共にセット済みであ るAにstore Aを試みたとする(図14、時刻t4).この時、thr.2はRead、Write の順序でアクセスされるAに対するWriteアクセスを完了したか否かを確認するため に、Dependence Tableを参照する.そして、thr.2は自身が実行しているトランザク ションのIDおよびこの時点におけるプログラムカウンタの値を、Dependence Tableの Target-TxIDおよびTarget-PCに格納されている値と比較する.この時、これらの値が 一致したとすると、thr.2はAに対するWriteアクセスを完了したと判断し、Aに対応 するLビットをクリアする.これにより、thr.1が待機しているAに対する投機的アク セスを、thr.2が許可できるようになるため、thr.2はDependence TableのNext-Core に格納されているコア番号を参照する(t4').その結果、thr.2はコア番号1を取得す るため、Core.1においてReadアクセスを待機しているthr.1にAckを送信する.こ のAck を受信したthr.1は、Aに対するReadアクセスがthr.2により許可されたと判 断し、待機していたReadアクセスを投機的に実行する(t5).なお、このようにthr.2 が thr.1 の投機的アクセスを許可したことで, thr.2 の実行する Tx.X 内で更新された 値を用いて thr.1 が Tx.X の処理を進めることになる. そのため, thr.2 は thr.1 より も先に Tx.X をコミットしなければならないという, トランザクションのコミット順 序に関する制約が発生する. このコミット順序を制御するために, thr.1 は thr.2 が動 作しているコア番号を取得し, この値である 2 を Dependence Table の Prev-Core に格 納する (t5').

その後、各スレッドの処理が進み、thr.1がTx.Xのコミットに到達した際(図 15, 時刻 t6), thr.1は Dependence Table の Prev-Core に格納されているコア番号を参照 する. その結果、コア番号 2 が取得されるため、Core.2上で動作する thr.2 が実行ト ランザクションをコミットするまで、thr.1はTx.Xのコミットを待機する. その後、 thr.2がTx.Xのコミットした際(t7), thr.2は Dependence Table の Next-Core に格 納されているコア番号を参照する. その結果、1 というコア番号が取得されるため、 thr.2はTx.Xをコミットしたことを Core.1 に伝える必要があると判断し、Core.1 に Committed メッセージを送信するとともに、Dependence Table の Next-Core に格納さ れているコア番号をクリアする(t7). この Committed メッセージを受信した thr.1は、 thr.2の実行するTx.Xがコミットされたと判断し、Dependence Table の Prev-Core に 格納されているコア番号をクリアするとともに、自身のTx.Xをコミットする(t8).

#### 5.3 トランザクション定義を満たさない場合の例外処理

これまで述べたように、提案手法では共有変数に対する Read, Write の順序でのア クセスを完了した時点で、他のスレッドによる投機的アクセスを許可することで高速 化を図っている.しかし、この手法では投機的アクセスの許可により、メモリー貫性が 欠如した状態やデッドロック状態に陥ってしまう可能性がある.そこで、本節ではそ のような問題を回避するために設定した、2つの例外処理についてそれぞれ説明する.

まず、1つめの問題であるメモリー貫性の欠如した状態に陥ってしまう例を図16に 示す. この例では、共有変数のアドレスAに対するRead、Writeの順序でのアクセス を含むトランザクション Tx.X を thr.1 が、そしてAに対するRead、Writeの順序での アクセスの後に更にAに対するRead アクセスを含むトランザクション Tx.Z を thr.2が、それぞれ実行している.まず、この例において thr.2 が load A を実行した後に、 thr.1 が load A の実行を試みることでA に対するアクセスリクエスト Req.A を送信 したとする(時刻 t1).この時、thr.2 は提案手法の動作に従い、thr.1 に対して Wait リクエストを送信することで thr.1 のアクセスを待機させる(t2).その後、thr.2 が



図 16: メモリー貫性の欠如した状態に陥ってしまう例

store Aを実行したとすると, thr.2 は thr.1 に Ack を送信することで thr.1 の投機 的アクセスを許可する (t3). そして, thr.2 によって投機的なアクセスを許可された thr.1 が store Aを実行した後に, thr.2 が再度 load Aの実行を試みたとする (t4). この時,本来であれば thr.2 は自身が Tx.Z 内で Write アクセスした Aの値を用いて 処理を進めなければならない. しかしこの例では, thr.1 により Write アクセス済みと なった Aの値を用いて, thr.2 が Tx.Z の処理を進めることになってしまう. そのため, thr.2 の実行する Tx.Z は 2.1 節で示したトランザクションの定義を満たさないことに なり, thr.1 と thr.2 の間でメモリー貫性が欠如した状態に陥ってしまう.

そこで、そのような場合は例外的に、Read、Writeの順序でアクセスされる共有変数 に対するWriteアクセスの実行を完了したスレッドが他のスレッドによる投機的アク セスを許可せず、自身の実行トランザクションをコミットした後にこれを許可する.具 体的な動作例を図17に示す.この例では、図16の例と同様のトランザクション Tx.Xおよび Tx.Zを、thr.1および thr.2 が並列実行している.この例において、まず thr.2が load Aを実行した後に、Wait リクエストにより thr.1のアクセスを待機させたと する(時刻 t1).そして、thr.2が store Aを実行することで、thr.1のアクセスが投 機的に許可される(t2).続いて、thr.2が load Aの実行を試みたとすると、thr.1に



図 17: メモリー貫性の欠如する問題に対する例外処理

より投機的にアクセスされたAに *thr.2* が再度アクセスすることになる. この時, *thr.2* はメモリー貫性が欠如した状態に陥ってしまうことを防ぐために, *thr.1* に対して *Tx.X* のアボートを要求する (t3). これ以降, *thr.2* は再び *Tx.Z* を実行した際に, A に対 する Read, Write の順序でのアクセスが完了した時点では *thr.1* の投機的アクセスを 許可せず, *Tx.Z* をコミットした後にこれを許可する (t4). 提案手法では, 以上のよ うに動作することでメモリー貫性が欠如してしまうことを防いでいる.

次に、2つめの問題であるデッドロック状態に陥ってしまう例を図 18 に示す. この 例では、共有変数のアドレスAに対する Read アクセスと、別の共有変数のアドレスB に対する Read アクセスを含むトランザクション  $Tx.V \ e \ thr.1 \ interpret}$ 、そしてAに対する Read、Write の順序でのアクセスとBに対する Write アクセスを含むトランザクション  $Tx.W \ e \ thr.2 \ interpret}$ 、それぞれ実行している.まず、この例において  $thr.1 \ interpret}$ しad B e、 そして  $thr.2 \ interpret}$ のなることので、たかで、それぞれ実行した後に、 $thr.1 \ interpret}$ 



図 18: デッドロック状態に陥ってしまう例と各トランザクションの擬似コード

する(時刻 t1). この時, thr.2 は提案手法の動作に従い, thr.1 に対して Wait リクエ ストを送信することで thr.1 のアクセスを待機させる(t2). その後, thr.2 が store Bの実行を試みたとすると, 待機状態となっている thr.1 は B において競合を検出し, thr.2 に対して Nack を返信する(t3). この Nack の受信により, thr.2 は Tx.W をス トールさせてしまうため, A に対する Write アクセスを実行する地点まで到達するこ とができなくなる. したがって, thr.1 のアクセスが thr.2 によって許可されない状態 で, thr.2 が Tx.W をストールし続けるというデッドロック状態に陥ってしまう.

そこで、そのような場合は例外的に、待機スレッドの実行トランザクションをアボートさせることで、Read、Write の順序でアクセスされる共有変数に対する Read アクセスを実行したスレッドの処理を優先させるようにする。具体的な動作例を図 19 に示す. この例では、thr.1 および thr.2 が図 18 の例と同様にトランザクション Tx.V および Tx.W を実行している。まず、この例において thr.1 および thr.2 が図 18 の例と同様の動作を行い、thr.1 が競合を検出して thr.2 に Nack を返信したとする(時刻 t3).この時、Nack を受信した thr.2 が A に対する Read アクセスを既に実行済みである場合、thr.2 は thr.1 に対してアボート要求を送信することで、Tx.W の処理を優先できるようにする。提案手法では、以上のように動作することでデッドロック状態が発生してしまうことを防いでいる。



図 19: デッドロック状態が発生する問題に対する例外処理と各トランザクションの擬 似コード

## 6 評価

これまでに述べた2つの提案手法を,HTMの研究で広く用いられているLogTM[22] に実装し,シミュレーションによる評価を行った.本章では,それぞれの提案手法の評 価結果を示し,考察する.また,各提案手法を実現するために必要となるハードウェ アコストおよびアクセスオーバヘッドを見積もる.

#### 6.1 評価環境

評価には HTM の研究で広く用いられている Simics 3.0.31[23] と GEMS 2.1.1[9] の組 み合わせを用いた. Simics は機能シミュレーションを行うフルシステムシミュレータ であり, GEMS はメモリシステムの詳細なタイミングシミュレーションを担う. プロ セッサ構成は 32 コアの SPARC V9 とし, OS は Solaris 10 とした. 表2 に詳細なシミュ レータ構成を示す. 評価対象のプログラムとして GEMS microbench, SPLASH-2[10] および STAMP[11] から計 12 個を使用し, それぞれ 16 スレッドで実行した. ここで, 各プログラムの実行時に用いた入力パラメタを表3 に示す. なお, STAMP に含まれ

Processor	SPARC V9
#cores	32 cores
clock	1 GHz
issue width	single
issue order	in-order
non-memory IPC	1
D1 cache	32 KBytes
ways	4 ways
latency	1 cycle
D2 cache	8 MBytes
ways	8 ways
latency	20 cycles
Memory	8 GBytes
latency	450 cycles
Interconnect network latency	14 cycles

表 2: シミュレータ諸元

る Kmeans と Vacation については、デフォルトで設定されている 2 種類の入力パラメ タを用いて評価した.

## 6.2 評価結果

評価結果を図 20, 図 21 および表 4 に示す. 図 20 および図 21 では, 各ベンチマー クプログラムの評価結果がそれぞれ 4 本のバーで構成されている. これらのバーはそ れぞれ左から順に,

- (B) 既存のLogTM (ベースライン)
- (R) 既存のLogTM で Store Predictor を用いた参考モデル
- (P<sub>1</sub>) 同一の共有変数に対する Read, Write の順序でのアクセスを含む処理を排他実 行する提案モデル
- (P<sub>2</sub>) 同一の共有変数に対する Read, Write の順序でのアクセスが完了した時点で, 投機的アクセスを許可する提案モデル

GEMS microbench		
Btree	priv-alloc-20pct	
Contention	config 1	
Deque	4096ops 128bkoff	
Prioqueue	8192ops	
SPLASH-2		
Barnes	512bodies	
Cholesky	tk14.0	
Radiosity	-р 31	
Raytrace	teapot	
STAMP		
Kmeans	random-n2048-d16-c16.txt	
Kmeans+	random-n16384-d24-c16.txt	
Vacation	-n4 -q60 -u90 -r16384 -t4096	
Vacation+	-n4 -q60 -u90 -r1048576 -t4096	

表 3: ベンチマークプログラムの入力パラメタ

の実行サイクル数の平均を表しており,既存モデル(B)の実行サイクル数を1として 正規化している.なお,フルシステムシミュレータ上でマルチスレッドによる動作シ ミュレーションを行う際には,性能のばらつきを考慮する必要がある[24].したがっ て,各対象につき試行を10回繰り返し,得られた結果から95%の信頼区間を求めた. 信頼区間は図中にエラーバーで示す.なお、3章でも述べたように、参考モデル(R)で 用いる Store Predictor には Read,Write の順序でアクセスされるアドレスが記憶され る.本評価では、この参考モデル(R)の理想的な性能を評価するために、ベンチマー クプログラム中で出現する、Read,Write の順序でアクセスされる全てのアドレスを Store Predictor に記憶できる状況における、参考モデル(R)の性能を評価した.なお、 図 20 では全モデルと全プログラムの組み合わせの評価結果を示しているが、参考モデ ル(R)でBtreeを実行した場合のサイクル数が非常に大きい値となったため、共通の スケールでは他のサイクル数およびその内訳を判別しづらくなっている.そこで、図 20 から、参考モデル(R)でBtreeを実行した結果のみを除いたものを図 21 として別に 示す.ここで、図 20 および図 21 の凡例は以下のように実行サイクル数の内訳を示し



図 21: 各プログラムの実行サイクル数比(参考モデル(R)による Btree の評価を除く)

	GEMS microbench	SPLASH-2	STAMP	All
(P1) 平均	28.4%	9.4%	3.0%	13.6%
最大	72.3%	25.7%	7.5%	72.3%
(P2) 平均	28.6%	10.4%	2.7%	13.9%
最大	67.2%	23.1%	6.4%	67.2%

表4: 各ベンチマークプログラムにおけるサイクル削減率

ている.

Wait: 提案手法で追加した待機処理に要したサイクル数

Barrier: バリア同期に要したサイクル数

Stall: ストールに要したサイクル数

Backoff: バックオフ処理に要したサイクル数

Aborting: アボート処理に要したサイクル数

Bad\_trans: アボートされたトランザクションの実行サイクル数

Good\_trans: コミットされたトランザクションの実行サイクル数

Non\_trans: トランザクション外の実行サイクル数

なお、アボート直後にトランザクションが再開された場合、競合が再発してしま う可能性がある.そのような競合の再発を抑制する手段として、既存の LogTM では Exponential Backoff というアルゴリズムが採用されている.このアルゴリズムにより 算出される待機時間は、アボートが繰り返されるごとに指数関数的に増大する.凡例 の Backoff は、この待機時間の総和を表している.

まず,図 20 に示す評価結果のグラフを見てみると,Btree において参考モデル (R) の性能が大幅に低下していることが見てとれる.その一方で,参考モデル (R) のBtree における評価を除いた図 21 のグラフを見てみると,2つの提案モデル ( $P_1$ ),( $P_2$ ) の性能が既存モデル (B) と比較して向上,またはほぼ変わっていないことが分かる.このことから,参考モデル (R) で性能が大きく悪化してしまうようなプログラムに対しても,2つの提案モデル ( $P_1$ ) および ( $P_2$ ) は有効であることが確認できた.なお,このようにBtree において大きな性能差が生じる理由については,後の 6.3 節で詳細に述べる.

また,図 21 のグラフでは、ほぼ全てのプログラムで 2 つの提案モデル (*P*<sub>1</sub>) および (*P*<sub>2</sub>) は既存モデル (*B*) と比較して、大幅に性能向上していることが分かる.このこと から、これらの提案モデルでは Futile Stall とそれに起因するアボートを十分に抑制で

- 1 BEGIN\_TRANSACTION( 16 );
- 2 ray->id = gm->rid++;

3 COMMIT\_TRANSACTION( 16 );

図 22: Raytrace プログラム内のトランザクション

きることが確認できた.ここで,2つの提案モデルの性能向上率をまとめると,1つめの提案モデル(P<sub>1</sub>)は既存モデル(B)に対して最大72.3%,平均13.6%の性能向上を達成できており,2つめの提案モデル(P<sub>2</sub>)は既存モデル(B)に対して最大67.2%,平均13.9%の性能向上を達成できた.

#### 6.3 考察

本節では、2つの提案手法の評価結果を用いて詳細な考察を行う.

**6.3.1** 同一変数に対する Read, Write の順序でのアクセスを排他実行するモデル まず、1つめの提案モデル (*P*<sub>1</sub>) と既存モデル (*B*) を比較すると、1つめの提案モデ

ル(P<sub>1</sub>)は多くのプログラムで性能向上を達成できていることが分かる.特に, Deque, Prioque, Radiosity, Raytrace, Kmeans および Kmeans+において, Backoff サイクル が大幅に削減されている.これらのプログラム中には、同一の共有変数に対する Read. Writeの順序でのアクセスを行うトランザクションが含まれている。そのため、既存モ デル(B)ではそのようなトランザクションが複数のスレッドによって並列実行されるこ とで Futile Stall やそれに起因するアボートが繰り返し発生し, Exponential Backoff に よる Backoff サイクルの増大が引き起こされていた.提案モデル(P<sub>1</sub>)では、このような Futile Stall やそれに起因するアボートの繰り返しを十分抑制することができたために、 Backoff サイクルが大幅に削減されたと考えられる. ここで Ravtrace のプログラム中 に存在する、同一の共有変数に対する Read, Write の順序でのアクセスを含むトラン ザクションの1つを図22に示す. このトランザクション内では. 共有変数 gm->rid に対するインクリメントが行われており、これが同一変数に対する Read, Write の順 序でのアクセスに相当する. このインクリメントはユニークな ID を生成するために 排他的に実行されなければならないが、複数スレッドがこの操作を並列に実行した場 合,既存モデル(B)において Futile Stall とそれに起因するアボートが繰り返し発生し, Backoff サイクルが増大してしまう.一方,提案モデル (P1) では図 22 に示したトラン ザクションに含まれる Read. Write の順序でのアクセスを排他的に実行し、上記の問

```
1 BEGIN_TRANSACTION( 0 );
2 Btree_insert (*node, insert, key, *ptr) {
     if (node->isLeaf) {
3
4
       node->key num++;
5
       node->child[node->key_num] = node->child[node->key_num-1];
       for (i = node->key_num; i >= insert+1; --i) {
6
7
         if (i != NODE NUM PAIRS)
           node->key[i] = node->key[i - 1];
8
         node->child[i] = node_child[i - 1];
9
       }
10
       if (insert < NODE_NUM_PAIRS)</pre>
11
         node->key[insert] = key;
12
13
       node_child[insert] = ptr;
     }
14
15 }
16 COMMIT TRANSACTION( 0 );
```

### 図 23: Btree プログラム内の挿入トランザクション (Tx.I)

題を抑制したことが Backoff サイクルの減少に寄与したと考えられる.次に、Cholesky を見てみると、提案モデル ( $P_1$ ) においてあまり大きな性能向上を達成できていないこ とが分かる.この理由として、Cholesky ではトランザクション外のサイクル数である Non\_trans が総実行サイクル数の大半を占めているため、提案モデル ( $P_1$ ) による性能 向上の比率が小さくなったことが挙げられる.一方、Vacation および Vacation+では提 案モデル ( $P_1$ ) において性能向上が確認できないが、これは、これらのプログラムに同 一の共有変数に対する Read、Write の順序でのアクセスが含まれていないからである. ここで、1つめの提案モデル ( $P_1$ ) と Store Predictor を用いた参考モデル (R) を比較 する.まず Btree では、6.2 節で述べたように、参考モデル (R) の性能が大幅に低下 していることが図 20 から見てとれる一方で、図 21 からは 1 つめの提案モデル ( $P_1$ ) の 性能が向上していることが分かる.この Btree というプログラムには、図 23 および 図 24 に示すような、ツリー構造に対する挿入および検索のための 2 種類のトランザ クション (仮に Tx.I, Tx.Lとする)が存在している.このうち、ツリー構造に対する 挿入処理である Tx.I には共有変数 node->key\_num に対する Read、Write の順序で

```
1 BEGIN_TRANSACTION(1);
2 Btree_lookup (*node, key) {
     if (node->isLeaf) {
3
       for (i = 0; i < node->key num; ++i) {
4
5
         if (key <= node->key[i])
           index = i;
6
7
       }
     } else {
8
       for (i = 0; i < node->key_num; ++i) {
9
10
         if (key > node->key[i])
           index = i;
11
12
       }
13
     }
     node = node->child[index];
14
15 }
16 COMMIT TRANSACTION( 1 );
```

図 24: Btree プログラム内の検索トランザクション (Tx.L)

のアクセスが含まれている(4行目)が、検索処理である Tx.Lには当該共有変数に対 する Read アクセスしか含まれていない. そのため、Tx.Iが並列実行される際には1 つめの提案モデル( $P_1$ )は有効であり、実際に内訳を比較してもこのモデルは既存モデ ル(B)に対して Backoff サイクルが減少している. しかし、Tx.Lが並列実行される場 合には、4.2.4 項で述べたような Read アクセスしか行わないトランザクションの逐次 実行による性能低下が引き起こされる. 参考モデル(R)では、この Tx.Lで共有変数 node->key\_numに対して Read アクセス済みとなったスレッドが存在する場合、他 のスレッドが Tx.Lで当該共有変数に Read アクセスを試みたとしても、Nack が返信 されてしまう. そのため、本来であれば Tx.Lを並列実行できる場面で、1つのスレッ ドが複数スレッドの実行トランザクションをストールさせてしまうため、Stall サイク ルが大幅に増大している. また、実行トランザクションをストールさせるスレッドが 多くなるほど、デッドロックの発生する可能性が高くなり、それにともなってそのデッ ドロックを解消するアボートが頻繁に発生してしまうため、Backoff サイクルが大幅に 増大している. これに対して、1つめの提案モデル( $P_1$ )では、Read アクセスしか行わ

```
1 BEGIN_TRANSACTION( 18 );
     if (gm.lookup_array[key] != NOPE) {
2
      /* キュー内の各要素に対する操作 */
3
      qm.array[index].element += 1;
4
5
      /* キュー内の各要素に対する操作 */
      if (gm.lookup_array[tmp_l] != index) {
6
7
        qm.lookup array[tmp 1] = index;
8
      }
     }
9
10 COMMIT_TRANSACTION( 18 );
```

図 25: Prioque プログラム内のトランザクション

れなかった際にCビットをクリアするようにしたことで、このような性能低下を防ぐ ことができた.このBtreeのように、あるデータ構造に対する挿入/検索処理を含むト ランザクションが並列に実行される際には、逐次実行による性能低下が引き起こされ る可能性が高く、データ構造が複雑でトランザクション処理時間がさらに長くなった 場合に、特にその性能低下が顕著となってしまう.このことから、HTM においてト ランザクションのスケジューリングを行う際には、1つめの提案モデル (*P*<sub>1</sub>)のように Read アクセスしか行わないトランザクションを考慮することが重要である.

次に、図21でPrioqueに着目すると、どちらのモデルも既存モデル(B)に対して性能 向上している一方で、参考モデル(R)のStallサイクルが1つめの提案モデル(P<sub>1</sub>)より も増大している.この理由として、Prioqueには条件分岐により必ずしもRead、Write の順序でアクセスされない共有変数が存在することが挙げられる.ここで、Prioqueに 存在するトランザクションの1つを図25に示す.図中のトランザクションでは、最 初のif文で配列gm.lookup\_array[]に対するReadアクセスが行われた後に(2行 目)、キュー内の各要素に対する操作の中で共有変数gm.array[].elemntに対する Read、Writeの順序でのアクセスが行われる(5行目).1つめの提案モデル(P<sub>1</sub>)と参 考モデル(R)では、このRead、Writeの順序でのアクセス間の処理を並列実行するこ とにより発生するアボートを抑制することで既存モデル(B)に対する性能向上を達成 できた、ここで、図中のトランザクションでは、8行目のif文による条件分岐において その条件式が真である場合にのみ、配列gm.lookup\_array[]に対するWriteアクセ スが行われる(8,9行目).そのため、配列gm.lookup\_array[]は必ずしもRead、 Writeの順序でアクセスされず、このトランザクションを複数スレッドが並列実行した としても、配列gm.lookup\_array[]に対するアクセスに起因するアボートが発生 する可能性は低いと考えられる.しかし、参考モデル(R)では一度でも Read, Write の順序でアクセスされるアドレスは、Store Predictor に記憶されてしまう.そのため、 参考モデル(R)において配列gm.lookup\_array[]のアドレスが Store Predictor に 記憶されることで、2行目の if 文からの処理が全て逐次実行されていた.これにより、 このトランザクションを実行するスレッドと競合したスレッドは、より長い間トラン ザクションをストールすることになるため、Stall サイクルが増大してしまったと考え られる.ただし、1つめの提案モデル(P1)であっても、このような条件分岐により処 理内容が変化してしまう場合を考慮した動作は実現できていないため、今後はこのよ うな条件分岐を考慮したスケジューリング手法を検討する必要がある.

また, Barnes では参考モデル(R)の性能が向上している一方で,1つめの提案モデ ル(P<sub>1</sub>)の性能が向上していない.これは、同一の共有変数に対する Read, Write の順 序でのアクセスを含むトランザクションの直後に、当該変数に対して Read アクセス しか行わない可能性のあるトランザクションが存在することが原因であると考えられ る. このような挙動を引き起こしうるトランザクションを図26に示す. 図中では、ま ず最初のトランザクション内で共有変数\*qptr に対する Read, Write の順序でのアク セスが実行される(2行目)ため、1つめの提案モデル(P<sub>1</sub>)ではこの時点で当該変数 に対応するCビットがセットされる.続いて、最初のトランザクションの直後に存在 するトランザクション内で共有変数\*qptrのノードタイプが LEAF であるかどうかで 条件分岐が発生する(8 行目). この時, この分岐の条件式が偽であった場合, 共有変 数\*qptr に対する Read アクセスのみが実行された後にトランザクションが即座にコ ミットされるため、2行目の時点でセットされたCビットがここでクリアされてしま う. このように, Barnes では共有変数\*qptr に対応する C ビットがセットされたとし ても、比較的短い期間のうちにこのCビットがクリアされてしまう状況が多く発生し ていた.これにより、1つめの提案モデル ( $P_1$ ) では同一変数に対する Read, Write の 順序でのアクセスが排他実行されなかったため、性能が向上しなかったと考えられる. 6.3.2 同一変数に対する Read, Write の順序でのアクセスを完了した時点で投機的

アクセスを許可するモデル

次に、1つめの提案モデル ( $P_1$ ) と2つめの提案モデル ( $P_2$ ) を比較すると、Prioque および Radiosity において2つめの提案モデル ( $P_2$ )の方が1つめの提案モデル ( $P_1$ )よ りも性能向上している、この理由として、これらのプログラムでは1つめの提案モデ

```
1 BEGIN TRANSACTION( 2 );
2 /* 共有変数 *gptr に対する Read, Write の順序でのアクセス */
3 COMMIT TRANSACTION( 2 );
4
5 . . .
6
7 BEGIN TRANSACTION( 3 );
     if (Type(*qptr) == LEAF) {
8
9
       le = (leafptr) *qptr;
10
       if (le->num_bodies == MAX_BODIES_PER_LEAF) {
         *qptr = (nodeptr) SubdivideLeaf(le, (cellptr) mynode, l,
11
      ProcessId);
12
       } else {
         Parent(p) = (nodeptr) le;
13
         Level(p) = l;
14
         ChildNum(p) = le->num bodies;
15
         Bodyp(le)[le->num_bodies++] = p;
16
17
        flag = FALSE;
18
       }
19
     }
20 COMMIT TRANSACTION( 3 );
```

図 26: Barnes プログラム内のトランザクション

ル ( $P_1$ ) においてデッドロックの誤検出によるアボートが頻繁に発生していたことが挙 げられる.ここで、そのような問題が発生してしまう例を、図 27(a) に示す.この例 では、トランザクション *Tx.P*, *Tx.Q* および *Tx.R*を、3つのスレッド(*thr.1~thr.3*) がそれぞれ実行している.はじめに、*thr.2* が自身よりもトランザクション開始時刻の 早い *thr.3* に対して *Nack* を返信した際に、2.3 節で述べたように possible\_cycle フラグ がセットされる(時刻 t1).その後、*thr.2* は load Aの実行を試みるが(t2)、この時 点では既に *thr.1* が load Aを実行しているため、*thr.1* は1つめの提案モデル( $P_1$ )の 動作に従って *thr.2* に *Nack* を返信する.この時、*thr.2* は possible\_cycle フラグをセッ トした状態で、自身よりも早くトランザクションを開始した *thr.1* から *Nack* を受信す



図 27: デッドロックの誤検出によるアボート

ることでデッドロックが発生したと誤検出し, Tx.Qをアボートしてしまう(t3). こ れに対し,同様の状況で2つめの提案モデル( $P_2$ )の動作を適用した例を図27(b)に示 す.この例では,時刻t3において thr.2 が thr.1 から Nack ではなく Wait リクエスト を受信することでデッドロックの誤検出による thr.2 のアボートを防ぐことができ,さ らに thr.1 が thr.2 の投機的アクセスを許可できる. Prioque と Radiosity では,上述 したような動作が頻繁に発生したため,2つめの提案モデル( $P_2$ )が1つめの提案モデ ル( $P_1$ )よりも高い性能を達成できたと考えられる.

続いて,Btree, Contention, Deque, Raytrace および Kmeans+の4つのプログラ ムでは、1つめの提案モデル ( $P_1$ )の方が2つめの提案モデル ( $P_2$ )よりも性能向上して いる.この理由として,これらのプログラムでは5.3節で示した2つめの提案モデル ( $P_2$ )の例外処理である、デッドロック状態を回避するためのアボートが頻繁に発生し ていたことが挙げられる.ここで、そのような問題が発生してしまう例を図28に示 す.この例では、トランザクション Tx.Jおよび Tx.Kを、2つのスレッド thr.1 およ び thr.2 がそれぞれ実行しており、thr.1 が thr.2 によって load A の実行を投機的に 許可された後に(時刻 t1)、thr.1 が thr.2 よりも早くトランザクションのコミットに 到達することで thr.2 のコミットを待ち続けている(t2).このような状況で、thr.2 が store Bの実行を試みたとすると、この時点では既に thr.1 が load Bを実行済みで



図 28: デッドロック状態を回避するための例外処理に起因するアボート

あることから, thr.1 は thr.2 に対して Nack を返信する. この Nack により, これら のスレッド間でデッドロック状態が発生するため, thr.2 は例外処理に従って thr.1 に 対してアボートリクエストを送信し, thr.1 の Tx.J を結果としてアボートさせてしま う (t3). 2つめの提案モデル ( $P_2$ )では, 上記のような動作に起因するアボートの繰 り返しによって, 1つめの提案モデル ( $P_1$ ) よりも性能が低下してしまったと考えられ る. したがって, 今後はプログラムごとにアクセスパターンを詳細に調査し, 投機的 アクセスの許可対象とする変数をより適切に決定できる枠組みを検討する必要がある.

#### 6.4 ハードウェアコストとアクセスオーバヘッド

本節では、2つの提案手法を実現するために追加したハードウェアの実装コストと そのアクセスオーバヘッドについて述べる.

#### 6.4.1 ハードウェアコスト

まず,1つめの提案手法で追加したCビットは当該キャッシュラインがRead,Writeの順序でアクセスされたか否かを示すため,1ラインあたり1bitだけ必要となる.な

お,本論文の評価環境ではL1 キャッシュサイズが 32KBytes,キャッシュラインサイズ が 64Bytes,そしてウェイ数が 4 であることから,L1 キャッシュの行数は 128 行とな る.したがって,この提案手法を実装するために追加されるハードウェアコストは 16 コア構成のプロセッサにおいて,1bit × 128lines × 16cores = 256Bytes とごく少量で ある.

次に、2つめの提案手法では上述したCビットに加え、LビットとAddress Table およ び Dependence Table の2つの表が追加される. このうち, Address Table と Dependence Tableには、各トランザクションでFutile Stall とそれに起因するアボートが引き起こさ れたアドレスを全て記憶できるだけのエントリ数が必要となる. さらに, Dependence Table には、ある共有変数に対する複合操作が含まれているトランザクションの最大数 だけ、Target-TxIDとTarget-PCを記憶するフィールドが必要となる。そこで、各プロ グラムに2つめの提案手法の動作を適用した際に、上述したエントリ数とトランザク ション数がどの程度になるのかを調査した.この結果を表5および表6に示す.これよ り, Address Table は 10 行のエントリ, そして Dependence Table は 10 行のエントリお よび3組のTarget-TxIDとTarget-PCを記憶するフィールドがあれば、今回評価に用い たプログラムでは情報を過不足なく記憶できることが分かる.ここで、Address Table の1つのエントリで必要となる記憶容量は、1つの Target-Address に対して 64bits で ある.一方, Dependence Tableの1つのエントリで必要となる記憶容量は Prev-Core, Next-Core, Target-TxID, Target-PCに対してそれぞれ4bits, 4bits, 64bitsで ある. なお、Address Table は格納されているアドレスを高速に検索する必要があるた め CAM で構成する. これに対し, Dependence Table の各エントリは Address Table の各エントリと一対一に対応しており、Address Table のインデクスを用いて高速に 検索が行うことができるため RAM で構成する. つまり, Address Table は1行あたり 64bits の幅を持つエントリが 10 行ある CAM で構成でき, Dependence Table は1 行あ たり 4bits + 4bits + (4bits + 64bits) × 3 = 212bits の幅を持つエントリが 10 行ある RAMで構成できる.また、この提案手法ではL1キャッシュラインに対してCビット とLビットを追加するため、1ラインあたり 2bits のフィールドが1つめの提案手法と 同様に128行分だけ必要となる。したがって、2つめの提案手法を実装するために必要 となるハードウェアコストは、16スレッドを実行可能な16コア構成のプロセッサにお いて約 6KBytes となり、1 コアあたり約 350Bytes となる. この 350Bytes という数値 は1コアあたりのL1キャッシュサイズである 32KBytes と比較しても十分に小さいも のである.

GEMS microbench				
Btree	Contention	Deque	Prioque	
9	2	4	6	
SPLASH-2				
Barnes	Cholesky	Radiosity	Raytrace	
<u>10</u>	6	<u>10</u>	<u>10</u>	
STAMP				
Kmeans	Kmeans+	Vacation	Vacation+	
7	9	3	3	

表 5: Futile Stall に起因するアボートが引き起こされたアドレス数

表 6: 同一変数への Read, Write の順序でのアクセスを含むトランザクションの最大数

GEMS microbench				
Btree	Contention	Deque	Prioque	
2	1	1	1	
	SPLA	ASH-2		
Barnes	Cholesky	Radiosity	Raytrace	
2	2	<u>3</u>	2	
STAMP				
Kmeans	Kmeans+	Vacation	Vacation+	
1	1	2	2	

6.4.2 アクセスオーバヘッド

本項では、2つめの提案モデル ( $P_2$ ) で追加した2つの表のアクセスオーバヘッドが 性能に及ぼす影響について述べる.まず、2つの表のアクセスオーバヘッドはそれぞ れの表を参照した総回数 C,そして参照時のレイテンシTを用いて、 $C \times T$ として概 算する.ここで、各プログラムを2つめの提案モデル ( $P_2$ ) で実行した際に、それぞれ の表が参照された総回数を表7および表8に示す.なお、6.4.1項でも述べたとおり、 Address Table は 10 行のエントリを持つ CAM で構成されるため、この表を一般的な TLB と同じ 1cycle のレイテンシで参照できると仮定する.一方、Dependence Table は 212bits の幅を持つエントリが 10 行ある RAM で構成される.この Dependence Table

GEMS microbench					
Btree	Contention	Deque	Prioque		
3,037	15,760	12,788	41,966		
	SPLASH-2				
Barnes	Cholesky	Radiosity	Raytrace		
3,360	7,370	31,708	53,706		
	STAMP				
Kmeans	Kmeans+	Vacation	Vacation+		
8,673	46,062	$12,\!277$	20,786		

表 7: Address Table の総参照回数

表 8: Dependence Table の総参照回数

GEMS microbench			
Btree	Contention	Deque	Prioque
5,750	30,791	21,126	78,345
SPLASH-2			
Barnes	Cholesky	Radiosity	Raytrace
6,303	$14,\!403$	61,851	100,416
STAMP			
Kmeans	Kmeans+	Vacation	Vacation+
16,830	90,195	24,544	41,537

の各エントリを参照する際には、Address Table のインデクスから対象のエントリを 検索するのに 1cycle が、そして Dependence Table の各フィールドに対するマスク操 作と比較操作にそれぞれ 1cycle が必要となると仮定する.また、Dependence Table に は 3 組のトランザクション ID とプログラムカウンタの値が格納されていることから、 各フィールドに対するマスク操作と比較操作が最大で 3 回行われることになる.した がって Dependence Table は、最大で 1cycle + (1cycle + 1cycle) × 3 = 7cycles のレイ テンシで参照できる.これらのことから、2つの表のアクセスオーバヘッドが各ベンチ マークプログラムの総実行サイクル数に占める割合を算出したところ、その割合が最 大となる Prioque でも 0.89%となり、非常に小さなものであることが確認できた.な お,このオーバヘッドは2つの表の構成や動作アルゴリズム次第でさらに小さなもの にできると考えられるため,今後はこれらの表の構成等を工夫する必要がある.

#### 7 おわりに

本論文では、同一の共有変数に対する Read, Write の順序でのアクセスに起因する 問題である、Futile Stall を解決する 2つの手法を提案した.まず、1つめの提案手法で は、実行トランザクション内で同一変数に対して Read, Write の順序でアクセスした スレッドが、当該トランザクションをコミットするまで他スレッドによる当該変数への アクセスを許可しないことで排他的な実行を実現した.この手法により、HTM の性能 を低下させる Futile Stall およびそれに起因するアボートの抑制を目指した.また 2つ めの提案手法では、各スレッドが実行トランザクション内で同一変数に対する Read, Write の順序でのアクセスを完了した時点で、当該トランザクションのコミットに先 立って他のスレッドによる当該変数への投機的なアクセスを許可した.この手法によ り、1つめの提案手法のさらなる高速化を目指した.

提案した2つの手法の有効性を確認するために,既存のHTMを拡張し,GEMS microbench,SPLASH-2およびSTAMPを用いてシミュレーションによる評価を行った. 評価の結果,1つめの提案手法は既存のHTMと比較して,16スレッド実行時で最大 72.3%,平均13.6%の高速化を達成できることを確認した.一方,2つめの提案手法は 既存のHTMと比較して,16スレッド実行時で最大67.2%,平均13.9%の高速化を達 成でき,1つめの提案手法と比較しても高速化を達成できるプログラムがあることを 確認した.また,2つの提案手法を実現するために必要な追加ハードウェアのコスト を概算したところ,そのコストは1つめの提案手法で256Bytes,そして2つめの提案 手法で約6KBytesと,少量であることを確認した.

しかし、1つめの提案手法では、同一変数に対する Read, Write の順序でのアクセ スを含むトランザクションの直後に、その変数に対して Read アクセスしか行わない可 能性のあるトランザクションが存在する場合、対応する C ビットがセットされたとし ても比較的短い期間のうちにその C ビットがクリアされてしまうことがある.これに より、同一変数に対する Read, Write の順序でのアクセスを含む処理を排他実行する 動作が適用されず、性能が向上しない場面が見られた.したがって今後は、C ビット をクリアするためのアルゴリズムを改良していく必要がある.また 2 つめの提案手法 では、投機的アクセスの許可に起因するメモリー貫性の欠如した状態の発生を防ぐた めの例外処理を設定したが、この例外処理では同一変数に対する Read, Write の順序 でのアクセスの後にさらに当該変数に対するアクセスを含むようなトランザクション が実行された場合,トランザクションがコミットされるまで他のスレッドが当該変数 にアクセスできず,待機処理が増大してしまう可能性がある.しかし,仮に同一変数 に対する Read, Write の順序でのアクセスの後に存在するアクセスが Read アクセス ではなく Write アクセスであった場合,その Write アクセスが実行される地点を同一 変数に対する Read, Write の順序でのアクセスが完了する地点として新たに記憶する ことで,無駄な待機処理を削減できる余地がある.したがって,今後はベンチマーク プログラムごとにアクセスパターンを詳細に調査し,同一の共有変数に対する Read, Write の順序でのアクセスが完了する地点をより厳密に記憶できる枠組みを検討する 必要がある.

## 謝辞

本研究を進めていくにあたり、時には厳しく、時には優しくご指導してくださった 津邑公暁 准教授に深く感謝致します.津邑公暁 准教授の慈愛に満ちたお言葉があっ たからこそ、私は修士論文を完成させるステージまで到達できたのだと思っています。 最後まで丁寧にご指導していただき、本当に本当にありがとうございました、このご 恩は一生かけて返していきたいと思っています。また、私をいつも優しい眼差しで見 守ってくださった松尾啓志 教授, 齋藤彰一 准教授, 松井俊浩 准教授, 梶岡慎輔 助教, 川島龍太 助教に深く感謝致します. そして, 私のような者を研究室の仲間として歓迎 してくださった松尾・津邑研究室, 齋藤研究室, 松井研究室の方々に深く感謝致しま す. 特に, CAMPのM2の方々にはどれだけ感謝してもしきれません. まず, その溢 れでる才能と能力により、私に的確なアドバイスやツッコミをしてくさだった井手上 慶氏に深く感謝致します。あなたが野良猫を可愛がる姿を見て、犬派だった私が猫派 になったことはとても心に残っています。また、CAMPのエースの座を絶対のものと し、私に様々な刺激を与えてくださった柴田裕貴氏に深く感謝致します。常に物事の ギリギリを攻めるあなたの姿に、私はただただ驚かされるばかりでした、そして、強 烈なギャグセンスとハイテンションで、私のつまらないボケを何度も救ってくださっ た松永拓也氏に深く感謝致します。深夜に研究室で、あなたとともに曲作りに励んだ ことは一生忘れません、ここで、CAMPのM2ではありませんが、特別に松尾研究室 の福田諭氏に深く感謝致します。あなたと交わした髭に関する深い議論は、今後の私 の人生に新たな方向性を示してくれました。最後となりますが、津邑研究室で過ごし た三年間の想い出は、私にとって一生忘れないかけがえのない宝物です。本当に、本 当にありがとうございました.

## 著者発表論文

## 論文

- Ryohei YAMADA, <u>Koshiro HASHIMOTO</u>, Tomoaki TSUMURA, : "Priority-Based Conflict Resolution for Hardware Transactional Memory", Proc. 2nd Int'l Workshop on Computer System and Architectures (CSA'14), held in conlunction with CANDAR'14, REGULAR PAPER, Shizuoka, Japan, pp.433-439 (Dec. 2014)
- (橋本 高志良, 堀場 匠一朗, 江藤 正通, 津邑 公暁, 松尾 啓志,: "Read-after-Read アクセスの制御によるハードウェアトランザクショナルメモリの高速化", 情報処 理学会論文誌 コンピューティングシステム, Vol.6, No.4 (ACS44), pp.58-71 (Oct. 2013)
- <u>Koshiro HASHIMOTO</u>, Masamichi ETO, Shoichiro HORIBA, Tomoaki TSUMURA, Hiroshi MATSUO: "Reducing Wasteful Recurrence of Aborts and Stalls in Hardware Transactional Memory", Proc. 2013 High Performance Computing & Simulation Conf. (HPCS2013), Helsinki, Finland, pp.374-381 (Jul. 2013) [A.R.: 39%]
- 4. 橋本 高志良, 江藤 正通, 堀場 匠一朗, 津邑 公暁, 松尾啓志: "アドレス情報を利用した並列度の局所的な低減によるハードウェアトランザクショナルメモリの高速化", 先進的計算基盤シンポジウム (SACSIS2013) 論文集, pp.162-169 (May. 2013)

## 報文

- 山田 遼平, 橋本 高志良, 津邑 公暁: "待機アルゴリズムの改良によるトランザ クショナルメモリの高速化", 情処研報 (SWoPP2014), Vol.2014-ARC-211, No.1, pp.1-8 (Jul. 2014)
- 橋本 高志良, 井出 源基, 山田 遼平, 堀場 匠一朗, 津邑 公暁: "共有変数に対する 複合操作を排他実行するハードウェアトランザクショナルメモリの改良", 情処研 報 (ARC200), Vol.2014-ARC-208, No.22, pp.1-8 (Jan. 2014)
- 山田 遼平, 堀場 匠一朗, 井出 源基, 橋本 高志良, 津邑 公暁: "投機的実行により並 列度を向上させるハードウェアトランザクショナルメモリ", 情処研報 (ARC200), Vol.2014-ARC-208, No.23, pp.1-9 (Jan. 2014)
- 4. <u>橋本 高志良</u>, 鈴木 大輝, 堀場 匠一朗, 津邑 公暁, 松尾 啓志: "ハードウェア・トラ ンザクショナル・メモリにおけるトランザクション定義単純化モデルの検討", 情

処研報 (SWoPP2013), Vol.2013-ARC-206, No.9, pp.1-8 (Jul. 2013)

- 橋本 高志良, 江藤 正通, 鈴木 大輝, 堀場 匠一朗, 津邑 公暁, 松尾 啓志: "Readafter-Read アクセスを制御するハードウェアトランザクショナルメモリ", 情処研 報, Vol.2013-ARC-204, No.6, pp.1-8 (Mar. 2013)
- 6. 鈴木 大輝, 橋本 高志良, 堀場 匠一朗, 江藤 正通, 津邑 公暁, 松尾 啓志: "ハードウェアトランザクショナルメモリにおける競合パターンに応じた競合再発抑制 手法の適用", 情処研報, Vol.2013-ARC-204, No.5, pp.1-8 (Mar. 2013)

## 参考文献

- Herlihy, M. and Moss, J. E. B.: Transactional Memory: Architectural Support for Lock-Free Data Structures, *Proc. 20th Annual Int'l Symp. on Computer Archi*tecture, pp. 289–300 (1993).
- International Business Machines Corporation: IBM System BlueGene Solution BlueGene/Q Application Development, 1 edition (2012).
- [3] Intel Corporation: Intel Architecture Instruction Set Extensions Programming Reference, Chapter 8: Transactional Synchronization Extensions. (2012).
- [4] Shavit, N. and Touitou, D.: Software Transactional Memory, Proc. 14th ACM Symposium on Principles of Distributed Computing, pp. 204–213 (1995).
- [5] Sweazey, P. and Smith, A. J.: A Class of Compatible Cache Consistency Protocols and their Support by the IEEE Futurebus, *Proc. 13th Annual Int'l. Symp. on Computer Architecture (ISCA'86)*, pp. 414–423 (1986).
- [6] Censier, L. M. and Feautrier, P.: A New Solution to Coherence Problems in Multicache Systems, *IEEE Trans. on Computers*, Vol. C-27, No. 12, pp. 1112– 1118 (1978).
- [7] Rajwar, R. and Goodman, J. R.: Transactional Lock-Free Execution of Lock-Based Programs, Proc. 10th Symp. on Architectural Support for Programming Languages and Operating Systems, pp. 5–17 (2002).
- Bobba, J., Moore, K. E., Volos, H., Yen, L., Hill, M. D., Swift, M. M. and Wood,
   D. A.: Performance Pathologies in Hardware Transactional Memory, Proc. 34th
   Annual Int'l Symp. on Computer Architecture (ISCA'07), pp. 81–91 (2007).
- [9] Martin, M. M. K., Sorin, D. J., Beckmann, B. M., Marty, M. R., Xu, M., Alameldeen, A. R., Moore, K. E., Hill, M. D. and Wood., D. A.: Multi-

facet's General Execution-driven Multiprocessor Simulator (GEMS) Toolset, ACM SIGARCH Computer Architecture News, Vol. 33, No. 4, pp. 92–99 (2005).

- [10] Woo, S. C., Ohara, M., Torrie, E., Singh, J. P. and Gupta, A.: The SPLASH-2 Programs: Characterization and Methodological Considerations, *Proc. 22nd Annual Int'l. Symp. on Computer Architecture (ISCA'95)*, pp. 24–36 (1995).
- [11] Minh, C. C., Chung, J., Kozyrakis, C. and Olukotun, K.: STAMP: Stanford Transactional Applications for Multi-Processing, Proc. IEEE Int'l Symp. on Workload Characterization (IISWC'08) (2008).
- Moravan, M. J., Bobba, J., Moore, K. E., Yen, L., Hill, M. D., Liblit, B., Swift, M. M. and Wood, D. A.: Supporting Nested Transactional Memory in LogTM, *Proc. 12th Int'l Conf. on Architectural Support for Programming Languages and Operating Systems (ASPLOS)*, pp. 1–12 (2006).
- [13] McDonald, A., Chung, J., Caristrom, B. D., Minh, C. C., Chafi, H., Kozyrakis, C. and Olukotun., K.: Architectural Semantics for Practical Transactional Memory, *ISCA '06 Proceedings of the 33rd annual international symposium on Computer Architecture*, pp. 53–65 (2006).
- [14] Moss, E. and Hosking., T.: Nested Transactional Memory: Model and Preliminary Architecture Sketches., In OOPSLA Workshop on Synchronization and Concurrency in Object-Oriented Langauges, pp. 186–201 (2005).
- [15] M, L., G, M. and A, G.: A Dynamically Adaptable Hardware Transactional Memory, *Microarchitecture(MICRO)*, 2010 43rd Annual IEEE/ACM, pp. 27–38 (2010).
- Tomic, S., Perfumo, C., Kulkami, C., Armejach, A., Cristal, A., Unsal, O., Harris,
   T. and Valero., M.: Eazyhtm, Eager-lazy Hardware Transactional Memory, *In Proces. of the 42nd Symp on Microarchitecture (MICRO'09)*, pp. 145–155 (2009).
- [17] Shriraman, A., Dwarkadas, S. and Scott., M. L.: Flexible Decoupled Transactional Memory Support, ISCA '08 Proceedings of the 35rd annual international symposium on Computer Architecture, pp. 139–150 (2008).
- [18] Gaona, E., Titos, R., Acacio, M. E. and Fernández, J.: Dynamic Serialization Improving Energy Consumption in Eager-Eager Hardware Transactional Memory Systems, Proc. Parallel, Distributed and Network-Based Processing 2012 20th Euromicro International Conference (PDP'12), pp. 221–228 (2012).

- [19] Yoo, R. M. and Lee, H.-H. S.: Adaptive Transaction Scheduling for Transactional Memory Systems, Proc. 20th Annual Symp. on Parallelism in Algorithms and Architectures (SPAA'08), pp. 169–178 (2008).
- [20] Blake, G., Dreslinski, R. G. and Mudge, T.: Bloom Filter Guided Transaction Scheduling, Proc. 17th International Conference on High-Performance Computer Architecture (HPCA-17 2011), pp. 75–86 (2011).
- [21] Akpinar, E., Tomić, S., Cristal, A., Unsal, O. and Valero, M.: A Comprehensive Study of Conflict Resolution Policies in Hardware Transactional Memory, Proc. 6th ACM SIGPLAN Workshop on Transactional Computing (TRANSACT'11) (2011).
- [22] Moore, K. E., Bobba, J., Moravan, M. J., Hill, M. D. and Wood, D. A.: LogTM: Log-based Transactional Memory, Proc. 12th Int'l Symp. on High-Performance Computer Architecture, pp. 254–265 (2006).
- [23] Magnusson, P. S., Christensson, M., Eskilson, J., Forsgren, D., Hållberg, G., Högberg, J., Larsson, F., Moestedt, A. and Werner, B.: Simics: A Full System Simulation Platform, *Computer*, Vol. 35, No. 2, pp. 50–58 (2002).
- [24] Alameldeen, A. R. and Wood, D. A.: Variability in Architectural Simulations of Multi-Threaded Workloads, Proc. 9th Int'l Symp. on High-Performance Computer Architecture (HPCA'03), pp. 7–18 (2003).