Publications by 廣田 杏珠 / Anju HIROTA

論文，会議予稿（査読あり）

• Initial Study of a Phase-Aware Scheduling for Hardware Transactional Memory

  ---

  Tomoki TAJIMI, Anju HIROTA, Ryota SHIOYA, Masahiro GOSHIMA, Tomoaki TSUMURA
  Proc. IEEE Pacific Rim Conf. on Communications, Computers and Signal Processing (PacRim 2017), Victoria , 6p. (Aug. 2017)
  10.1109/PACRIM.2017.8121912
  CSDL Paper Slide | h5-index: 12 (2016)
  
• Exclusive Control for Compound Operations on Hardware Transactional Memory

  ---

  Keisuke MASHITA, Anju HIROTA, Tomoaki TSUMURA
  Proc. 2nd IEEE Nordic Circuits and Systems Conference (NorCAS 2016), POSTER PAPER, Copenhagen , 6p. (Nov. 2016)
  10.1109/NORCHIP.2016.7792919
  CSDL DBLP Paper Poster Blog
  
• A Concurrency Control in Hardware Transactional Memory Considering Execution Path Variation

  ---

  Anju HIROTA, Keisuke MASHITA, Tomoaki TSUMURA
  Proc. 4th Int'l Symp. on Computing and Networking (CANDAR'16), REGULAR PAPER, Hiroshima , pp.77–83 (Nov. 2016)
  2016年度 情報処理学会東海支部 学生論文奨励賞 受賞
  10.1109/CANDAR.2016.0026
  CSDL DBLP Paper Slide Blog | A.R.: 34.2%
  

報文

• 実行フェーズを考慮したトランザクショナルメモリのスケジューリング手法

  ---

  多治見 知紀, 廣田 杏珠, 塩谷 亮太, 五島 正裕, 津邑 公暁
  情処研報 (SWoPP2017), Vol.2017-ARC-227, No.40, pp.1–9 (Jul. 2017)
  NII Paper Slide
  
• トランザクショナルメモリにおける競合予測手法の精度解析および改良

  ---

  廣田 杏珠, 多治見 知紀, 間下 恵介, 津邑 公暁
  情処研報 (ETNET2017), Vol.2017-ARC-225, No.1, pp.1–8 (Mar. 2017)
  NII Paper Slide Blog
  
• 部分ロールバック後の競合抑制によるトランザクショナルメモリの高速化

  ---

  間下 恵介, 廣田 杏珠, 津邑 公暁
  電気・電子・情報関係学会東海支部連合大会, No.E2-2, 1p. (Sep. 2016)
  Paper
  
• ハードウェアトランザクショナルメモリにおける実行パス履歴に基づくトランザクションスケジューリング

  ---

  廣田 杏珠, 間下 恵介, 津邑 公暁
  電気・電子・情報関係学会東海支部連合大会, No.E2-5, 1p. (Sep. 2016)
  Paper
  
• トランザクショナルメモリにおける実行パスを考慮したスケジューリング手法

  ---

  廣田 杏珠, 田渕 茉也, 間下 恵介, 津邑 公暁
  情処研報 (SWoPP2016), Vol.2016-ARC-221, pp.1–8 (Aug. 2016)
  情報処理学会 システム・アーキテクチャ研究会 若手奨励賞 受賞
  NII Paper Slide Blog
  
• ハードウェア支援によるGC高速化手法に関する研究

  ---

  廣田 杏珠
  第7回メニーコアアーキテクチャ研究会 (Sep. 2015)
  Slide Blog