アドレス情報を利用した並列度の局所的な低減によるハードウェアトランザクショナルメモリの高速化

Info

橋本 高志良, 江藤 正通, 堀場 匠一朗, 津邑 公暁, 松尾 啓志 : "アドレス情報を利用した並列度の局所的な低減によるハードウェアトランザクショナルメモリの高速化", 先進的計算基盤システムシンポジウム (SACSIS2013) 論文集 ,pp162--169 (May. 2013) 予稿

Abstract

共有メモリ環境における並列プログラミングにおいて，従来ロックを用いた共有変数への排他制御が用いられてきた．しかしロックには並列性の低下やデッドロックの発生などの問題があることから，これに代わる並行性制御機構としてトランザクショナル・メモリが提案されている．トランザクショナル・メモリにおいては，アクセス競合が発生しない限りトランザクションが投機的に実行されるため，一般にロックよりも並列性が向上する．しかし，競合とはならないRead-after-Read アクセスが発生した際に投機実行を継続した場合，その後に発生するストールが完全に無駄となる場合がある．本稿では，このような問題を引き起こすRead-after-Read アクセスを競合として扱うことで，局所的にトランザクションの並列性を敢えて低下させ，全体性能を向上させる手法を提案する．シミュレーションによる評価の結果，提案手法により最大66.9%の高速化を確認した．